[发明专利]操作存储器的方法及存储器

说明书

本申请案涉及一种操作存储器的方法及存储器。操作存储器的方法及经配置以执行类似方法的设备包含：获得指示存储于所述存储器的特定存储器单元中的数据值的信息；将额外数据编程到所述特定存储器单元；确定在将所述额外数据编程到所述特定存储器单元时是否指示对所述存储器的功率损耗；及如果指示对所述存储器的功率损耗，那么响应于指示存储于多个存储器单元中的相应数据值的信息而编程第一多个差分存储装置，响应于地址而编程第二多个差分存储装置，且将第三差分存储装置编程为具有特定值。

技术领域

本发明一般来说涉及存储器，且特定来说，在一或多个实施例中，本发明涉及用以对设备中的功率损耗做出响应的结构及方法。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器已发展成用于各种各样的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，所述存储器单元的阈值电压(Vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、移动电话及可抽换式存储器模块，且非易失性存储器的使用不断扩大。

NAND快闪存储器为常见类型的快闪存储器装置，因此被称为布置基本存储器单元配置的逻辑形式。通常，NAND快闪存储器的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含在一对选择栅极(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元串与源极之间及/或在所述存储器单元串与数据线之间使用一个以上选择栅极的变化形式为已知的。

在编程存储器时，存储器单元可经编程为通常称为单层单元(SLC)的存储器单元。SLC可使用单个存储器单元来表示数据的一个数字(例如，一个位)。举例来说，在SLC中，2.5V或更高的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V或更低的Vt可指示经擦除存储器单元(例如，表示逻辑1)。此存储器可通过包含多层单元(MLC)、三层单元(TLC)、四层单元(QLC)等或其组合而实现更高水平的存储容量，其中存储器单元具有使得更多数据数字存储于每一存储器单元中的多个层级。举例来说，MLC可经配置以每存储器单元存储由四个Vt范围表示的两个数据数字，TLC可经配置以每存储器单元存储由八个Vt范围表示的三个数据数字，QLC可经配置以每存储器单元存储由十六个Vt范围表示的四个数据数字，且依此类推。虽然存储于存储器单元中的二进制数据数字的数目通常为用以表示每存储器单元的二进制数据状态数目的整数值，但可操作存储器单元以存储非整数个数据数字。举例来说，在使用三个Vt范围操作存储器单元的情况下，每一存储器单元可存储1.5个数据数字，其中两个存储器单元能够共同表示八个数据状态中的一者。