[发明专利]电荷泵电路、半导体装置以及半导体存储装置

说明书

本发明提供一种电荷泵电路、半导体装置以及半导体存储装置。本发明的电荷泵电路100包含：主泵电路CPn_M；以及栅极控制用泵电路CPn_G，控制主泵电路CPn_M。主泵电路与控制用泵电路的基本构成相同，为KER型泵电路。当主泵电路进行升压之后，控制用泵电路控制主泵电路的晶体管的运作，使得反方向的电流不会从主泵电路流入前段的泵电路。

技术领域

本发明是关于电荷泵电路(升压电路)，特别是关于KER型电荷泵电路。

背景技术

由于半导体设计的细微化，用于驱动半导体元件的工作电压随着降低，且提供给半导体装置的电源电压也随着降低。举例来说，由半导体存储器外部提供的电源电压从3.3V降到2.5V或1.8V。另一方面，半导体存储器等内部电路当中需要多个电源，举例来说，为了驱动晶体管的电压、或是施加在基板或井(Well)的电压等，有时候可能需要比电源电压更高的高电压。因此，半导体装置具备有升压电路，将外部提供的电源电压升压到期望的电压。这样的升压电路典型上是由电荷泵电路所构成。

举例来说，日本专利特开2005-235315号公报揭示了一种升压电路，其为包含了串联的反相器、电容器及开关的一泵电路，可将电源电压升压到2倍以上。该升压电路作为动态存储器的内部电路，对字元线施加比电源电压VDD还要高的高电压Vpp。

图1表示既有的KER型电荷泵电路的构成。电荷泵电路包含多段的泵电路CP1、CP2、…、CPn-1、CPn。最前段的泵电路CP1与输入端子VIN连接，通过输入端子VIN输入需要升压的电压。最后段的泵电路CPn与输出端子VOUT连接，通过输出端子VOUT输出升压后的电压。各段的泵电路结构相同，详细结构可参考最后段的泵电路CPn。

泵电路包含：经由第1节点UA串联的NMOS晶体管NA与PMOS晶体管PA；连接至第1节点UA的电容器CA；经由第2节点LA串联的NMOS晶体管NB与PMOS晶体管PB；以及连接至第2节点LA的电容器CB。

NMOS晶体管NA以及PMOS晶体管PA的两个栅极在第2节点LA耦合；NMOS晶体管NB以及PMOS晶体管PB的两个栅极在第1节点UA耦合。时钟CLKA提供给电容器CA；时钟CLKA的相位反转180度之后的时钟CLKB提供给电容器CB。NMOS晶体管NA与NB的源极连接前段泵电路的PMOS晶体管PAn-1、PBn-1；PMOS晶体管PA与PB的源极连接输出端子VOUT。另外，提供给各段泵电路的各时钟CLKA、CLKB间的相位，已调整为前段升压后的电压可适当地输出到后段。

图2表示如图1所示的电荷泵电路的运作波形图。在时间t1～t2，时钟CLKA从L电平上升到H电平，通过电容器CA与时钟CLKA电容耦合的第1节点UA升压，与第1节点UA连接的NMOS晶体管NB变为导通状态，由前段泵电路CPn-1升压后的电压，通过NMOS晶体管NB提供给第2节点LA；另一方面，PMOS晶体管PB变为非导通状态，第2节点LA与输出端子VOUT电气分离。

另外，时钟CLKB从H电平下降到L电平，通过电容器CB与时钟CLKB电容耦合的第2节点LA被牵引至负的方向，与第2节点LA连接的NMOS晶体管NA变为非导通状态，第1节点UA与前段泵电路电气分离；另一方面，PMOS晶体管PA为导通状态，由第1节点UA升压后的电压，通过PMOS晶体管PA提供给输出端子VOUT。

另外，时钟CLKB从H电平下降到L电平，通过电容器CB与时钟CLKB电容耦合的第2节点LA被牵引至负的方向，与第2节点LA连接的NMOS晶体管NA变为非导通状态，第1节点UA与前段泵电路电气分离；另一方面，PMOS晶体管PA为导通状态，由第1节点UA升压后的电压，通过PMOS晶体管PA提供给输出端子VOUT。

另外，时钟CLKB从L电平上升到H电平，与时钟CLKB电容耦合的第2节点LA升压，与第2节点LA连接的NMOS晶体管NA为导通状态，由前段泵电路CPn-1升压后的电压提供给第1节点UA；另一方面，PMOS晶体管PS为非导通状态，第1节点UA与输出端子VOUT电气分离。