[发明专利]晶片尺寸封装结构及其制作方法

说明书

一种晶片尺寸封装结构，包括基座、半导体元件及电气绝缘体。该基座包括第一平面、相反于第一平面的第二平面及自第一平面朝第二平面凹陷并定义出填置空间的凹面，且第一平面、凹面与第二平面彼此电性导通。半导体元件设置于填置空间中以受基座的凹面所围绕，并包括晶片及彼此相反设置于晶片的第一电极与第二电极，且第二电极与基座的凹面电连接。电气绝缘体填充于填置空间中以覆盖基座的凹面与半导体元件并裸露出第一电极。本发明无须使用到悬臂结构的导线架，且半导体元件的第二电极通过凹面电性导通至第一平面，无须经由焊料热压至悬臂结构的导线架，能避免晶片歪斜与避免外界的电磁波干扰。本发明还提供晶片尺寸封装结构的制作方法。

技术领域

本发明于涉及一种封装结构(package structure)，特别是涉及一种晶片尺寸封装(chip scale package；简称CSP)结构及其制作方法。

背景技术

一般的二极管(diode)或电晶体(transistor)等半导体元件多半是经由导线架(lead frame)来承载，并利用打线接合(wire bonding)将半导体元件中的电极电连接至导线架后，再经由封装胶包覆半导体元件、焊线与导线架以局部裸露出导线架来构成一封装结构。该封装结构是利用焊线将半导体元件所产生的电讯号连接至裸露于封装胶外的导线架，以通过裸露在封装胶外的导线架将其电讯号传递至外界。此外，目前业界也可见有如图1所示，其是经省略掉焊线改以焊料(solder)来取代的做法所构成的封装结构。

参阅图1，一种现有的封装结构1，其包括一导线架11、一半导体元件12、两层焊料13，及一封装胶14。该导线架11具有彼此相向延伸的一承载悬臂111及一跨接悬臂112。该半导体元件12设置在该导线架11的承载悬臂111上，并具有一晶片120、一位于该晶片120上的上电极121及一位于该晶片120下的下电极122。该两层焊料13分别夹置于该承载悬臂111与该下电极122及该跨接悬臂112与该上电极121间。该封装胶14包覆该半导体元件12、焊料13与导线架11以局部裸露出该承载悬臂111与跨接悬臂112。

虽然该现有的封装结构1可利用该两层焊料13来取代焊线。然而，该两层焊料13在分别焊接至该上电极121及跨接悬臂112间与该下电极122及承载悬臂111间的过程中是采用热压技术。基于该导线架11属于悬臂梁的结构，当该承载悬臂111与该跨接悬臂112在实施热压技术时势必得承受热压机构的单向压力迫使其产生弹性挠曲(elasticdeflection)，且在实施热压技术的同时，该两层焊料13也会产生回流(reflow)，因而导致该半导体元件12歪斜不正。此外，该现有的封装结构1中的封装胶14是众所周知的高分子材料，更不利于削减外界对该半导体元件12所造成的电磁波干扰(electromagneticinterference；简称EMI)。再者，该现有的封装结构1整体外观尺寸，也难以符合可携式电子装置相关业界对轻薄短小化的需求。

经上述说明可知，改良封装结构以解决半导体晶片歪斜不正与半导体晶片受电磁波干扰等问题，并缩减封装结构的整体外观尺寸，是所属技术领域中的相关技术人员有待解决的课题。

发明内容

本发明的第一目的在于提供一种能解决半导体晶片歪斜不正与受电磁波干扰等问题并缩减整体外观尺寸的晶片尺寸封装结构。

本发明的晶片尺寸封装结构，包括基座、半导体元件，及电气绝缘体。该基座包括第一平面、相反于该第一平面的第二平面，及自该第一平面朝该第二平面凹陷并定义出填置空间的凹面，且该第一平面、凹面与第二平面彼此电性导通。该半导体元件设置于该填置空间中以受该基座的凹面所围绕，并包括晶片及彼此相反设置于该晶片的第一电极与第二电极，且该第二电极与该基座的凹面电连接。该电气绝缘体填充于该填置空间中以覆盖该基座的凹面与该半导体元件，并裸露出该半导体元件的第一电极。