[发明专利]基于FPGA的PSRAM存储器初始化方法、装置、设备及介质

说明书

本发明公开了一种基于FPGA的PSRAM存储器初始化方法，包括：在对PSRAM存储器执行读校准时，通过FPGA模块向所述PSRAM存储器写入待校验数据；获取FPGA模块中输入输出延时可调电路的延时参数集；遍历所述延时参数集中的每一个延时参数，按照所述延时参数执行延时操作，然后读取所述PSRAM存储器中的待校验数据，若所读取的待校验数据与所写入的待校验数据相同时，将所述延时参数标记为候选值；从标记为候选值的所述延时参数中选择最优延时参数，写入所述FPGA模块中的输入输出延时可调电路。本发明解决了现有PSRAM存储器的相位偏差时间大、工作状态不稳定的问题。

技术领域

本发明涉及信息技术领域，尤其涉及一种基于FPGA的PSRAM存储器初始化方法、装置、设备及介质。

背景技术

伪静态随机存储器(Pseudo Static Random Access Memory，简称PSRAM)是一种采用动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的工艺和技术，实现类似于静态随机存取存储器(Static Random-Access Memory，简称SRAM)一样的随机存取存储器(Random Access Memory，简称RAM)。

与传统DRAM存储器相同，PSRAM存储器需要进行初始化，初始完成化后，才能对PSRAM存储器进行读写访问。PSRAM存储器的初始化流程包括长复位、寄存器配置以及读校准。然而，与传统DRAM存储器不同的是，传统DARM存储器在读回数据时，时钟与数据相位的偏差不会很大。而PSRAM存储器由于其自身工艺架构原因，其读回时钟与数据相位的偏差时间较大，容易随温度、工作频率、芯片批次等因素产生较大浮动，从而导致PSRAM存储器的工作状态不稳定，实际使用难度大，不易于实现量产。

因此，寻找一种方法解决现有PSRAM存储器的相位偏差时间大、工作状态不稳定的问题成为本领域技术人员亟需解决的技术问题。

发明内容

本发明实施例提供了一种基于FPGA的PSRAM存储器初始化方法、装置、设备及介质，以解决现有PSRAM存储器的相位偏差时间大、工作状态不稳定的问题。

一种基于FPGA的PSRAM存储器初始化方法，包括：

在对PSRAM存储器执行读校准时，通过FPGA模块向所述PSRAM存储器写入待校验数据；

获取FPGA模块中输入输出延时可调电路的延时参数集；

遍历所述延时参数集中的每一个延时参数，按照所述延时参数执行延时操作，然后读取所述PSRAM存储器中的待校验数据，若所读取的待校验数据与所写入的待校验数据相同时，将所述延时参数标记为候选值；

从标记为候选值的所述延时参数中选择最优延时参数，写入所述FPGA模块中的输入输出延时可调电路。

可选地，所述遍历所述延时参数集中的每一个延时参数，按照所述延时参数执行延时操作，然后读取所述PSRAM存储器中的待校验数据，若所读取的待校验数据与所写入的待校验数据相同时，将所述延时参数标记为候选值包括：

获取延时参数最小值；

按照所得到的延时参数执行延时操作，然后从PSRAM存储器中读取待校验数据；

将所读取的待校验数据与所写入的待校验数据进行比较；

若所读取的待校验数据与所写入的待校验数据相同时，将所述延时参数标记为候选值；

判断所述延时参数是否小于延时参数最大值；

若所述延时参数小于延时参数最大值时，将所述延时参数增加1个步长得到下一个延时参数，按照所述下一个延时参数执行下一次延时操作及参数校验操作；