[发明专利]基于存储器完整性检查控制器实现数据完整性检查的系统和方法

说明书

基于存储器完整性检查控制器实现数据完整性检查的系统和方法，包括：步骤M1：主存储器数据的完整性检查以页为单位，页大小固定为预设值；步骤M2：每个存储器页都有一个属性，整个存储器的页属性存储在存储器中；步骤M3：根据页属性生成相应的校验码，存储在存储器的页属性校验码区域；步骤M4：数据载入存储器时生成的校验码存储在存储器中的校验码存储区域；步骤M5：根据存储器数据的地址获取存储器页属性，重新生成校验码，并与缓存在存储器校验码区域中相应页的校验码比较，执行存储器数据完整性检查。本发明通过专用硬件逻辑实现存储器数据完整性的检查，几乎不增加中央处理器的负载。

技术领域

本发明涉及数据完整性保护，具体地，涉及一种基于硬件实现存储器数据完整性检查的方法，高安全嵌入式计算机的存储器控制器硬件实现，尤其涉及一种基于存储器完整性检查控制器实现数据完整性检查的系统和方法。

背景技术

计算机的基本组成单元包括：中央处理器(即CPU)、存储器、输入设备和输出设备，其组成结构框图见图1所示。程序的代码和数据缓存在主存储器(即内存)中，中央处理器从主存储器读取程序的代码并执行，从而实现程序的预期操作。如果主存储器中的程序代码和数据被破坏，则中央处理器在执行程序代码时，执行操作的动作序列不可预期，最终不能实现程序的预期操作结果。

程序的代码和数据从硬盘载入到主存储器，或者通过网络传输到主存储器，这个过程可能因硬件故障等原因，导致缓存在主存储器中的程序数据完整性被破坏。此外，计算机感染病毒，病毒程序可能恶意篡改、破坏内存中的程序代码。为此，在一些高安全性要求的计算机中，需要有检查存储器数据完整性的设施。

最常用的方法是软件方法，即开发一个检查存储器数据完整性程序A，程序A为被检查的程序B计算生成一个校验码X。在程序B以及程序B的校验码X载入主存储器后，由程序A为程序B计算生成一个校验码X’，如果当前计算生成的校验码X’和预先载入的校验码X相等，则表示存储器中的程序B数据完整性正确，处理器可以执行程序B的代码。否则表示程序B的数据完整性被破坏。

针对大多数应用场景，软件方法都是适用的。但软件方法会增加了CPU的负载。执行存储器数据完整性检查时，CPU首先读取存储器中的数据，然后计算校验码，最后与预期的校验码比较，从而判断存储器中的数据是否被破环。这个计算过程需要占用CPU的较大计算和访存能力。。

在一些安全性要求较高的场合，例如面向服务器板卡管理控制的BMC控制器，其在刷新服务器的BIOS时，服务器的BIOS程序暂存在BMC的主存储器中，如果BIOS数据被破坏，则服务器将无法正常启动。基于安全的考虑，在BMC主存储器中的BIOS程序在任何时刻都不能破坏数据完整性。如果用软件方式实现存储器数据完整性检查，则BMC控制器的处理器核心负载太重。因此，在这样的场合一般是用专用硬件来实现存储器数据完整性检查。硬件实现存储器数据完整性检查的专利较少，只有一些公开发表的论文，例如论文“HardwareMechanisms for Memory Integrity Checking”介绍了一种检查存储器数据完整性的方法和硬件实现方案，该文主要从优化HASH值(用作校验码)的计算着手。

针对服务器板卡管理控制器BMC的高安全、高可靠要求，需要一种实时检查存储器数据完整性的方法和设施。本技术针对存储器数据完整性实时检查的需求，提出了硬件实现完整性检查的方法和逻辑设计方案。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种实现存储器数据完整性检查的系统和方法。

根据本发明提供的一种存储器完整性检查控制器，包括：存储器完整性检查控制器与CPU核心、DMA控制器一样，作为片上总线的主设备，主动访问主存储器；

存储器完整性检查控制器包括：配置接口、AXI总线接口、DMA控制器、两块缓存单元和异或/加运算的运算单元；