[发明专利]基于存储器完整性检查控制器实现数据完整性检查的系统和方法有效
| 申请号: | 201911121342.8 | 申请日: | 2019-11-15 |
| 公开(公告)号: | CN111061591B | 公开(公告)日: | 2023-06-23 |
| 发明(设计)人: | 马鹏;梅冰清;刘佩 | 申请(专利权)人: | 华东计算技术研究所(中国电子科技集团公司第三十二研究所) |
| 主分类号: | G06F11/10 | 分类号: | G06F11/10 |
| 代理公司: | 上海段和段律师事务所 31334 | 代理人: | 李佳俊;郭国中 |
| 地址: | 201800 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 存储器 完整性 检查 控制器 实现 数据 系统 方法 | ||
1.一种基于存储器完整性检查控制器实现数据完整性检查的方法,其特征在于,运用存储器完整性检查控制器执行如下步骤:
步骤M1:主存储器数据的完整性检查以页为单位,页大小固定为预设值;
步骤M2:每个存储器页都有一个属性,存储器完整性检查控制器根据属性值执行页的数据的完整性检查,整个存储器的页属性存储在存储器中;
步骤M3:数据载入存储器时,启动存储器完整性检查控制器,为受保护的存储器页生成校验码,存储在存储器的页属性校验码区域;
步骤M4:数据载入存储器时生成的校验码存储在存储器中的校验码存储区域;
步骤M5:根据存储器数据的地址获取存储器页属性,重新生成校验码,并与缓存在存储器校验码区域中相应页的校验码比较,执行存储器数据完整性检查;
所述存储器完整性检查控制器,包括:存储器完整性检查控制器与CPU核心、DMA控制器一样,作为片上总线的主设备,主动访问主存储器;
存储器完整性检查控制器包括:配置接口、AXI总线接口、DMA控制器、两块缓存单元和异或/加运算的运算单元;
所述配置接口:用于访问存储器完整性检查控制器内部的可编程寄存器,包括页属性基地址寄存器和页校验码基地址寄存器,按APB总线规范设计;
所述AXI总线接口:是一个AXI主设备接口,在AXI总线上发起存储器读写操作;
所述DMA控制器:主动读写存储器;
所述两块缓存单元:缓存从存储器中读出的数据;
所述异或/加运算的运算单元:对缓存中的数据执行异或运算或加运算,具体的运算规则通过配置寄存器控制。
2.根据权利要求1所述的一种基于存储器完整性检查控制器实现数据完整性检查的方法,其特征在于,所述步骤M2包括:
每个页的属性是两位,页属性包括:跳过模式、ECC模式、调试模式和MIC模式;
跳过模式:存储器完整性检查控制器不需要对页执行数据完整性检查;
ECC模式:存储器完整性检查控制器需要对页执行完整性检查,且对出现的一位错误纠错;两位及以上的错误报告中断事件;
调试模式:存储器完整性检查控制器用于调试,选择ECC模式或MIC模式;
MIC模式:存储器完整性检查控制器对页执行数据完整性检查,出现错误时以中断事件报告;
MIC模式代表只做存储器数据完整性检查;
ECC模式代表既做检查,也做一位错误情况下的纠错操作。
3.根据权利要求1所述的一种基于存储器完整性检查控制器实现数据完整性检查的方法,其特征在于,所述步骤M2包括:
整个存储器的页属性存储的存储器的基地址由存储器完整性检查控制器中的页属性基地址寄存器指定,页属性存储器区域的基地址页边界对齐的。
4.根据权利要求1所述的一种基于存储器完整性检查控制器实现数据完整性检查的方法,其特征在于,所述步骤M3包括:
步骤M3.1:页属性为ECC模块,按ECC码生成方式,为每个页生成ECC校验码;每个预设大小的页,将生成预设位的ECC校验码,以字为单位,存储在存储器的页属性校验码区域;
步骤M3.2:页属性为MIC模式,以字为单位,将所有的字累加,从而生成校验码;每个预设大小的页,将生成预设位的MIC校验码,以字为单位,存储在存储器的页属性校验码区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华东计算技术研究所(中国电子科技集团公司第三十二研究所),未经华东计算技术研究所(中国电子科技集团公司第三十二研究所)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911121342.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种供电数据获取方法及设备
- 下一篇:一种楼宇自动化用的快递收发方法及其系统





