[发明专利]动态随机存取存储器、内存管理方法、系统及存储介质

说明书

本发明提供了一种动态随机存取存储器、内存管理方法、系统及存储介质，所述动态随机存取存储器包括电路基板以及集成到所述电路基板上的DRAM芯片组、内存控制器、第一接口以及第二接口；所述内存控制器分别与所述DRAM芯片组和第一接口连接，并响应连接到所述第一接口的所述中央处理单元的读写请求；所述内存控制器与所述第二接口连接，并在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，通过所述第二接口从大容量存储装置获取所述DRAM芯片组中的指令集的后续指令集，并将所述后续指令集存储到所述DRAM芯片组。本发明可使得中央处理单元始终处于高效运行状态，适用于云计算等领域，可大大提高系统的运行效率。

技术领域

本发明涉及计算机领域，更具体地说，涉及一种动态随机存取存储器、内存管理方法、系统及存储介质。

背景技术

目前，DRAM(Dynamic Random Access Memory，动态随机存取存储器)技术获得巨大发展，主要应用的有同步动态随机接入存储器(SDRAM)、双倍数据速率(DDR)SDRAM、第2代双倍数据速率(DDR2)SDRAM、第3代双倍数据速率(DDR3)SDRAM和第4代双倍数据速率(DDR4)SDRAM等多种类型。对于上述类型的DRAM，一般由内存控制器和DRAM芯片(即内存颗粒)，CPU(central processing unit，中央处理单元)经由内存控制器向DRAM芯片发送控制命令，包括时钟信号、命令控制信号以及地址信号等，并通过上述控制命令控制对DRAM芯片进行数据信号的读写操作。

在计算机系统在执行程序时，由CPU执行的相关程序和数据需先放入DRAM中，在执行程序时CPU根据当前程序指针寄存器的内容从DRAM取出指令并执行指令，然后再取出下一条指令并执行，如此循环下去直到程序结束指令时才停止执行。其工作过程就是不断地取指令和执行指令的过程，最后将计算的结果放入指令指定的存储器地址中。

然而，由于DRAM的成本较高，通常其存储容量有限，因此大部分程序存储在成本相对较低的大容量存储设备中，例如硬盘、固态硬盘等，在计算机运行时，CPU需将大容量存储设备中的数据搬移到DRAM，以及将DRAM的数据写入到大容量存储设备中。并且，因大容量存储设备与中央处理单元的交互速度均大大低于中央处理单元与DRAM的交互速度，因此大大影响了计算机系统的整体运行效率。

发明内容

本发明要解决的技术问题在于，针对上述计算机系统中因中央处理单元与大容量存储装置交互速度影响运行效率的问题，提供一种动态随机存取存储器、内存管理方法、系统及存储介质。

本发明解决上述技术问题的技术方案是，提供一种动态随机存取存储器，包括电路基板以及集成到所述电路基板上的DRAM芯片组、内存控制器、用于连接中央处理单元的第一接口以及用于连接大容量存储装置的第二接口；所述内存控制器分别与所述DRAM芯片组和第一接口连接，并响应连接到所述第一接口的所述中央处理单元的读写请求，从所述DRAM芯片组获取指令集并通过第一接口资料连接到所述中央处理单元以及将所述中央处理单元的执行结果数据写入到所述DRAM芯片组；

所述内存控制器与所述第二接口连接，并在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，通过所述第二接口从大容量存储装置获取所述DRAM芯片组中的指令集的后续指令集，并将所述后续指令集存储到所述DRAM芯片组。

优选地，所述DRAM芯片组包括互为主映射区和备映射区的至少两个逻辑存储区，且所述中央处理单元当前读取的指令集所在的逻辑存储区为主映射区，其他逻辑存储区为备映射区；

所述预设条件为：所述主映射区中等待读取的指令集的数量小于预设值，或者所述主映射区中等待读取的指令集在所述中央处理单元中执行的时间小于预设时间。

优选地，所述内存控制器在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，将通过所述第二接口从大容量存储装置获取的所述主映射区中指令集的后续指令集存储到备映射区；