[发明专利]动态随机存取存储器、内存管理方法、系统及存储介质

权利要求书

1.一种动态随机存取存储器，其特征在于，包括电路基板以及集成到所述电路基板上的DRAM芯片组、内存控制器、用于连接中央处理单元的第一接口以及用于连接大容量存储装置的第二接口；所述内存控制器分别与所述DRAM芯片组和第一接口连接，并响应连接到所述第一接口的所述中央处理单元的读写请求，从所述DRAM芯片组获取指令集并通过第一接口资料连接到所述中央处理单元以及将所述中央处理单元的执行结果数据写入到所述DRAM芯片组；

所述内存控制器与所述第二接口连接，并在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，通过所述第二接口从大容量存储装置获取所述DRAM芯片组中的指令集的后续指令集，并将所述后续指令集存储到所述DRAM芯片组，使得所述动态随机存取存储器通过内存控制器直接根据中央处理单元正在执行的指令集更新DRAM芯片组中的内容；所述DRAM芯片组中等待所述中央处理单元读取的指令集为中央处理单元未读取的指令集，且指令集包括指令代码以及数据；

所述DRAM芯片组包括互为主映射区和备映射区的至少两个逻辑存储区，且所述中央处理单元当前读取的指令集所在的逻辑存储区为主映射区，其他逻辑存储区为备映射区，中央处理单元按照程序计数器所指定的程序位址从主映射区获取指令集，当程序计数器所指定的程序位址位于备映射区时，则主映射区和备映射区完成切换。

2.根据权利要求1所述的动态随机存取存储器，其特征在于，所述预设条件为：所述主映射区中等待读取的指令集的数量小于预设值，或者所述主映射区中等待读取的指令集在所述中央处理单元中执行的时间小于预设时间。

3.根据权利要求2所述的动态随机存取存储器，其特征在于，所述内存控制器在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，将通过所述第二接口从大容量存储装置获取的所述主映射区中指令集的后续指令集存储到备映射区；

所述至少两个逻辑存储区根据所述中央处理单元中程序计数器所指定的程序位址切换主映射区和备映射区。

4.根据权利要求3所述的动态随机存取存储器，其特征在于，所述至少两个逻辑存储区的大小相等，且所述内存控制器获取的后续指令集与所述逻辑存储区的大小相等；

在将所述主映射区中指令集的后续指令集存储到备映射区之前，若所述备映射区的内容已被更新，所述内存控制器将所述备映射区中的内容写回到所述大容量存储装置的原地址。

5.根据权利要求1所述的动态随机存取存储器，其特征在于，所述第一接口为DRAM接口，所述第二接口为PCIE接口，且所述大容量存储装置通过PCIE总线连接到所述第二接口。

6.根据权利要求1所述的动态随机存取存储器，其特征在于，所述大容量存储装置由集成到所述电路基板上的大容量闪存芯片构成，且所述大容量闪存芯片通过所述第二接口连接到所述内存控制器。

7.一种内存管理方法，所述内存包括DRAM芯片组，且所述内存通过第一接口与中央处理单元连接、通过第二接口与大容量存储装置连接，其特征在于，所述方法包括：

响应所述中央处理单元的请求，将所述DRAM芯片组中存储的指令集发送通过所述第一接口资料连接到所述中央处理单元执行以及将所述中央处理单元的执行结果数据写入到所述DRAM芯片组；

在所述DRAM芯片组中等待所述中央处理单元读取的指令集符合预设条件时，通过所述第二接口从大容量存储装置获取所述DRAM芯片组中指令集的后续指令集，并将所述后续指令集存储到所述DRAM芯片组，所述DRAM芯片组包括互为主映射区和备映射区的至少两个逻辑存储区，且当前向所述中央处理单元发送的指令集所在的逻辑存储区为主映射区，其他逻辑存储区为备映射区，且所述至少两个逻辑存储区根据所述中央处理单元中程序计数器所指定的程序位址切换主映射区和备映射区。