[发明专利]一种半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：硅衬底；

若干鳍状结构，若干所述鳍状结构形成在所述硅衬底上，且沿第一方向延伸；

浅槽隔离，所述浅槽隔离位于若干所述鳍状结构之间；

栅堆叠，所述栅堆叠与若干所述鳍状结构相交，且沿第二方向延伸，所述栅堆叠沿第一方向两侧的侧壁上形成有第一侧墙；

源/漏区，所述源/漏区形成在若干所述鳍状结构上，且位于所述栅堆叠沿第一方向上的两侧；

沟道区，所述沟道区包括位于所述第一侧墙之间的鳍状结构；

其中，所述鳍状结构与硅衬底之间具有向内凹入的凹口结构，所述凹口结构内形成有隔离物，所述隔离物能够将所述鳍状结构与硅衬底隔离。

2.根据权利要求1所述的半导体器件，其特征在于，所述隔离物为氧化物，其中，所述氧化物的夹断高度大于3nm。

3.根据权利要求1所述的半导体器件，其特征在于，半导体器件为FinFET器件，所述鳍状结构为Si_1-xGe_x，或，Si_1-yGe_y与Si_1-zGe_z的叠层；其中，0≤x≤1，0.1≤y≤0.8，0.3≤z≤1。

4.根据权利要求1所述的半导体器件，其特征在于，半导体器件为纳米线/片环栅器件；所述鳍状结构为Si_1-xGe_x，其中，0≤x≤1。

5.根据权利要求1所述的半导体器件，其特征在于，半导体器件为纳米线/片环栅器件；所述鳍状结构为Si_1-zGe_z；其中，0.3≤z≤1。

6.根据权利要求1所述的半导体器件，其特征在于，在所述硅衬底与凹口结构之间具有第一鳍部，所述第一鳍部为第一应变缓冲结构或第一硅刻蚀结构；其中，所述第一应变缓冲结构为Si_1-cGe_c，0.1≤c≤0.8。

7.根据权利要求1所述的半导体器件，其特征在于，所述鳍状结构与所述凹口结构之间具有第二应变缓冲结构或第二硅刻蚀结构；其中，所述第二应变缓冲结构为Si_1-dGe_d，0.1≤d≤0.8。

8.一种半导体器件的制备方法，其特征在于，包括以下步骤：

提供硅衬底，并沿第一方向在所述硅衬底上形成若干第二鳍部；

刻蚀所述硅衬底，形成凹口结构；

在所述凹口结构内形成隔离物，以将所述第二鳍部和硅衬底隔离；

在已形成的结构上沉积浅槽隔离，并对所述浅槽隔离进行第一平坦化处理；

对若干所述第二鳍部进行替代鳍处理，以在替代区域内形成第二硅刻蚀结构，以及位于所述第二硅刻蚀结构上的鳍状结构；

沿第二方向，在若干所述鳍状结构，或，若干所述鳍状结构和第二硅刻蚀结构上形成牺牲栅，以及所述牺牲栅两侧的第一侧墙；

在所述第一侧墙两侧的鳍状结构，或，鳍状结构和第二硅刻蚀结构上刻蚀并生长源漏外延层，形成源/漏区；

进行替代栅处理，形成鳍状结构和半导体器件。

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，刻蚀所述硅衬底，形成所述凹口结构的步骤包括：

对若干所述第二鳍部进行O₂等离子体钝化处理；

采用偏各向同性刻蚀工艺，刻蚀所述硅衬底，形成所述凹口结构。

10.根据权利要求8所述的半导体器件的制备方法，其特征在于，刻蚀所述硅衬底，形成所述凹口结构的步骤包括：

在若干所述第二鳍部沿第一方向和第二方向的侧壁上形成第二侧墙；

采用偏各向同性刻蚀工艺，刻蚀所述硅衬底，形成所述凹口结构。