[发明专利]一种星载异步速率通信匹配装置

说明书

一种星载异步速率通信匹配装置，包括：高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块、对外SPI接口模块；通过对外SPI接口，接收控制指令信息并提供给FPGA中心处理模块，FPGA中心控制模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据，短时高速率数据进入FPGA中心控制模块进行缓冲，再将数据送入高速并行DDR组缓存模块进行缓存，最后根据收到的控制指令信息，通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出，电源管理分配模块用于其它各个模块的供电及电源控制。本发明能实现短时高速数据接口与低速数据接口的通信速率匹配，且可适应的匹配速率范围宽。

技术领域

本发明提出的一种星载异步速率通信匹配装置，主要在星载数据传输系统中应用。

背景技术

基于对卫星载荷数据传输平台的充分了解和认识，伴随着单个卫星系统承担业务的复杂化和多样化，为解决同一颗卫星上需要传输的数据量差别巨大(短时高速与长时低速并存)的现状，在平台的资源配比处在一个合理位置的情况下，一般将不同的载荷业务数据，通过不同速率的接口传输到整星的数据传输设备，最后采用同一个无线通道下传到地面，这就导致了星上数据传输接口中必然存在异步速率通信匹配装置，以适应星上业务数据量差别巨大的现状。现有的传输接口转换电路，多用于电气特性及有效信号路数的转换，不涉及不同速率的匹配，典型的例如TLK2711转Camera-Link，当星上载荷的数据量特点为短时高速，且星载对地传输通道速率较低时，该方法不能很好的适应，另外从星载对地传输通道资源消耗(平台尺寸、重量)方面来考虑，传统的转换电路灵活性也需要进一步提高。

发明内容

本发明技术解决的问题是：克服低速星地无线通道下，星载高速数据接口和低速数据接口的通信速率匹配，提供一种匹配速率范围宽的异步速率通信匹配装置。

本发明的技术解决方案是：

一种星载异步速率通信匹配装置，包括：高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块以及对外SPI接口模块；

通过对外SPI接口，接收控制指令信息并提供给FPGA中心处理模块，FPGA中心控制模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据，短时高速率数据进入FPGA中心控制模块进行缓冲，再将数据送入高速并行DDR组缓存模块进行缓存，最后根据收到的控制指令信息，通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出，电源管理分配模块用于其它各个模块的供电及电源控制。

进一步的，从VML接口输入的短时高速率数据为VML电平串行数据流。

进一步的，FPGA中心处理模块，包括接口驱动逻辑单元、时钟管理单元、FPGA中心控制状态机以及高速数据缓冲区；

其中，时钟管理单元提供时钟信号，接口驱动逻辑单元与对外SPI接口模块的通信，完成控制指令信号的物理传输，高速数据缓冲区与高速VML接口输入模块以及高速并行DDR组缓存模块进行通信，将高速VML接口输入模块送入的短时高速率数据进行缓冲，完成高速数据缓存前的预处理，再将数据送入高速并行DDR组缓存模块进行缓存；FPGA中心控制状态机完成装置整个过程的闭环控制。

进一步的，FPGA中心控制状态机拥有4个状态，分别是：

S0：初始等待状态；

S1：高速数据接收状态；

S2：数据缓存完成状态；

S3：缓存输出状态。

进一步的，FPGA中心控制状态机共有7个触发条件分别为t0-t6，具体为：

t0：未检测到同步码SP；

t1：首次检测到同步码SP；