[发明专利]芯片制造过程中的缺陷检测方法

权利要求书

1.一种芯片制造过程中的缺陷检测方法，其特征在于，包括：

S1：获取目标检测图像，将目标检测图像与原始版图做叠层处理，形成叠层版图；以及

S2：将叠层版图划分为多个区域，每个区域内有且仅有一个等电位线条，对每个区域内的目标检测图像和原始版图作满足有且仅有一个等电位线条的线条个数分析，如果目标检测图像和原始版图中的线条个数都为一个且线条至少部分重叠，则判定没有物理缺陷；如果目标检测图像和原始版图中的线条个数不一致，则判定有物理缺陷；

其中，等电位线条为假设叠层版图中目标检测图像中的线条与原始版图中的线条重叠的部分电连通，则通电后目标检测图像、原始版图或目标检测图像及原始版图中为同电位的线条。

2.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，所述目标检测图像为根据原始版图上的设计图形转移到硅片上的最终图形或为形成该最终图形而生成的中间层图形。

3.根据权利要求2所述的芯片制造过程中的缺陷检测方法，其特征在于，所述中间层图形用于辅助形成所述最终图形。

4.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，步骤S1中获取的目标检测图像只是实际芯片原始版图的一部分，将其在完整的芯片原始版图中对应的位置找到并做叠层处理。

5.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，步骤S1中通过扫描电子显微镜拍摄获取目标检测图像。

6.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中叠层版图划分的一个区域中仅包括原始版图中的一个线条。

7.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中叠层版图划分的一个区域中仅包括目标检测图像中的一个线条。

8.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中叠层版图划分的一个区域中仅包括原始版图中的一个线条和目标检测图像中的一个线条，所述原始版图中的一个线条和所述目标检测图像中的一个线条至少部分重叠。

9.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中叠层版图划分的一个区域中仅包括原始版图中的一个线条和目标检测图像中的第一线条和第二线条，原始版图中的一个线条与目标检测图像中的第一线条和第二线条分别至少部分重叠。

10.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中叠层版图划分的一个区域中仅包括原始版图中的第一线条和第二线条和目标检测图像中的线条，原始版图中的第一线条和第二线条与目标检测图像中的线条分别至少部分重叠。

11.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中如果目标检测图像中有两个线条，而原始版图中有一个线条，则存在开路的缺陷。

12.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中如果原始版图中有两个线条，而目标检测图像中有一个线条，则表明存在桥接的缺陷。

13.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中如果原始版图中有一个线条，而目标检测图像中有0个等电位线条，则表明存在图形缺失缺陷。

14.根据权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于，在步骤S2中如果原始版图中有0个线条，而目标检测图像中有一个线条，则表明存在冗余图形缺陷。