[发明专利]一种近传感器端计算系统

说明书

本发明实施例提供一种近传感器端计算系统，系统包括：CIS阵列、权值存储器、运算模块和比较器阵列，运算模块分别与CIS阵列、权值存储器和比较器阵列电连接；其中，CIS阵列用于捕获灰度值图像，将灰度值图像的感光信息转换为电流模信息，并通过数据总线将电流模信息发送到运算模块；其中，权值存储器用于将预训练权值变换为列向量的卷积核，并通过权值总线写入运算模块，其中，运算模块同步于CIS阵列，将电流模信号配置到运算阵列中，得到正位线电压和反位线电压，将正位线电压和反位线电压发送至比较器阵列；其中，比较器阵列用于根据正位线电压和反位线电压得到二值化的激活值计算结果信息。有效降低近传感器的功率。

技术领域

本发明涉及模拟计算技术领域，尤其涉及一种近传感器端计算系统。

背景技术

现代的移动设备大多采用CMOS图像传感器(CMOS Image Sensor,CIS)来进行成像和摄像。图1为现有技术中CMOS图像传感器结构示意图，如图1所示，CIS包括三个主要部分：像素阵列、模拟读出电路以及数字逻辑电路。像素阵列将光信号转换成电信号。模拟读出电路将模拟信号放大，然后将模拟信号转换成数字信号。数字逻辑电路用于控制传感器的操作，包括时序产生、帧扫描与驱动以及数字接口。总的来说，像素阵列和数据部分只消耗相当小的功率，而模拟的读出电路通产占消耗整个传感器功率的50％～75％。在现有技术中，为了达到高成像质量，所有的图像信号都必须经过模拟读出，因此会导致电池供电的CIS因为功耗原因，而导致使用时间有限。

而随着物联网的发展，人们在日常生活中对设备持续感知与即时处理的需求日益增长，满足对持续感知的需求，就需要解决感知系统的功耗问题，因此设计更低功率的近传感器计算系统已经成为业界系带解决的问题。

发明内容

本发明实施例提供一种近传感器端计算系统，用以解决上述背景技术中提出的技术问题，或至少部分解决上述背景技术中提出的技术问题。

第一方面，本发明实施例提供一种近传感器端计算系统，包括：

CIS阵列、权值存储器、运算模块和比较器阵列，所述运算模块分别与所述CIS阵列、权值存储器和比较器阵列电连接；

其中，所述CIS阵列用于捕获灰度值图像，将所述灰度值图像的感光信息转换为电流模信息，并通过数据总线将所述电流模信息发送到运算模块；

其中，所述权值存储器用于将预训练权值变换为列向量的卷积核，并通过权值总线写入运算模块SRAM中；

其中，所述运算模块将所述电流模信号配置到运算阵列中，并根据列向量的卷积核按列完成运算，通过对正负位线放电实现乘累加运算过程，然后将正位线电压和反位线电压发送至比较器阵列；其中，所述比较器阵列用于根据所述正位线电压和反位线电压得到二值化的激活值计算结果信息。

更具体的，所述运算模块包括多个运算单元，每个运算单元包括多个SRAM阵列、多个运算阵列和多个偏置阵列。

更具体的，所述CIS阵列具体包括：像素内单元和像素共享单元，所述像素内单元和像素共享单元电连接；

其中，所述像素内单元为有源像素传感器，所述像素共享单元通过电流镜将放电电流缩放后拷贝到运算模块中的各个运算单元。

更具体的，所述系统还包括：池化模块和输出缓存器，所述池化模块分别与所述输出缓存器和所述比较器阵列电连接；

所述池化模块用于对所述二值化的激活值计算结果信息进行降维处理，得到降维处理后的计算结果信息；

更具体的，所述系统还包括：池化模块和输出缓存器，所述池化模块分别与所述输出缓存器和所述比较器阵列电连接；

所述池化模块用于对所述计算结果信息进行降维处理，得到降维处理后的计算结果信息；