[发明专利]一种统计数据0和1翻转比特数的装置和方法

说明书

本发明公开一种统计数据0和1翻转比特数的装置和方法，所述装置包括配置模块、命令FIFO、应答FIFO、数据流控制模块、加法器、master接口1和master接口2，数据流控制模块包括命令处理模块和数据处理模块，配置模块与控制总线相连，用于接收外部CPU通过控制总线写入的配置信息和启动信号，命令FIFO连接于配置模块与命令处理模块之间，用于接收、存储配置模块写入的配置信息并将配置信息写入命令处理模块。本发明采用两个master接口同时取数，不必额外开辟空间对中间数据进行存储，简化设计。同时本装置支持多条命令，支持大数量操作，大大提升整体系统效率，节约测试时间。

技术领域

本发明涉及一种统计数据0和1翻转比特数的装置和方法，属于存储元器件测试技术领域。

背景技术

在对存储元器件（如NAND FLASH）进行特性测试时，需要统计数据写入器件之前与从器件中读出后0/1翻转比特数。该统计数据对后续器件特性分析和研究有重要作用，并且在整个特性测试过程中，需要进行大量测试统计。传统做法采用软件进行统计处理，即下位机将数据全部传给上位机，由上位机软件进行数据比较，这样做导致大量时间用于数据传输，测试系统效率低下，延长了测试时间。

发明内容

本发明要解决的技术问题是提供一种统计数据0和1翻转比特数的装置和方法，提高数据对比速度，节约时间。

为了解决所述技术问题，本发明采用的技术方案是：一种统计数据0和1翻转比特数的装置，包括配置模块、命令FIFO、应答FIFO、数据流控制模块、加法器、master接口1和master接口2，数据流控制模块包括命令处理模块和数据处理模块，配置模块与控制总线相连，用于接收外部CPU通过控制总线写入的配置信息和启动信号，命令FIFO连接于配置模块与命令处理模块之间，用于接收、存储配置模块写入的配置信息并将配置信息写入命令处理模块，命令处理模块根据配置信息计算原数据和读出后数据的存放地址和数据长度，然后将计算后的原始数据地址、数据长度信号发送给master接口1，将计算后的读出后的数据地址、数据长度信号发送给master接口2，master接口1和master接口2根据接收的数据地址、数据长度分别通过数据总线从内存抓取相应的数据，并把抓取的数据返回至数据处理模块，数据处理模块对master接口1和master接口2返回的数据逐位进行比对，统计比特0翻转为比特1的个数以及比特1翻转为比特0的个数，加法器对比特0翻转为比特1的个数以及比特1翻转为比特0的个数进行累加，并将累加结果写入应答FIFO；上述配置信息包括原始数据地址、读出后的数据地址、数据长度。

进一步的，命令FIFO存储多条命令的配置信息。

进一步的，master接口1与master接口2抓取数据的动作并行进行。

进一步的，外部CPU在配置模块的启动信号无效时向其写入配置信息，配置模块的启动信号在命令FIFO和应答FIFO的full信号都无效时置为有效，将本条命令的配置信息写入命令FIFO后，将启动信号置为无效。

进一步的，数据处理模块在完成本条命令所有数据的翻转比特数后输出有效结束信号，此时，加法器的累加结果即为本条命令所有数据的翻转比特数，加法器将此累加结果写入应答FIFO，然后清0。

本发明还公开了一种统计数据0和1翻转比特数的方法，包括以下步骤：

S01）、外部CPU将命令的配置信息和启动信号写入配置模块，配置模块将配置信息写入命令FIFO中，所述配置信息指命令的原始数据地址、读出后的数据地址和数据长度；