[发明专利]一种统计数据0和1翻转比特数的装置和方法

权利要求书

1.一种统计数据0和1翻转比特数的方法，其特征在于：包括以下步骤：

S01）、外部CPU将命令的配置信息和启动信号写入配置模块，外部CPU向配置模块写配置信息的动作循环执行，直到所有命令的配置信息均写入配置模块，所述配置信息指命令的原始数据地址、读出后的数据地址和数据长度；

S02）、配置模块检测到命令FIFO和应答FIFO的full信号都无效，则高有效启动信号，将本条命令的配置信息写入到命令FIFO中去，同时将启动信号置为无效；

S03）、数据流控制模块中的命令处理模块接收到命令FIFO传来的配置信息，得到当前操作需要的信息：原始数据地址、读出后的数据地址和数据长度，由于一条命令的配置信息需要拆分成多条地址和数据长度向master接口发送，命令处理模块依据总线协议将配置信息拆分成多条并计算每条的起始地址和数据长度，然后将计算后的原始数据地址、数据长度发送至master接口1，将计算后的读出后的数据地址、数据长度发送至master接口2，向两个master接口发送的数据长度保持一致；

S04）、master接口1接收到命令处理模块发送的数据地址、数据长度，启动数据抓取，并向数据流控制模块返回数据；

S05）、master接口2接收到命令处理模块发送的数据地址、数据长度，启动数据抓取，并向数据流控制模块返回数据；

S06）、数据流控制模块中的数据处理模块从返回数据的首地址开始逐位对比计算比特0翻转为比特的个数以及比特1翻转为比特0的个数，并输出至加法器，直至完成当前命令所有数据的对比后，输出有效结束信号；

S07）、步骤S05执行的同时，加法器实时将数据流控制模块的输出结果和上一个累加结果相加，输出当前累加结果，当数据流控制模块输出有效结束信号时，当前加法器的累加结果即为本条命令所有数据的翻转比特数；

S08）、应答FIFO接收到有效的结束信号后，存入当前加法器的累加结果；

S09）、加法器检测到有效结束信号后，将累加结果清0，等待下一次计算开始，下一次计算从启动信号高有效时开始，重复比对操作，直至所有命令的计算结果均完成。

2.根据权利要求1所述的统计数据0和1翻转比特数的方法，其特征在于：步骤S04与步骤S05并行进行。

3.根据权利要求1所述的统计数据0和1翻转比特数的方法，其特征在于：外部CPU通过控制总线查询配置的启动信号是否有效，如果无效，外部CPU将配置信息和启动信号写入配置模块。

4.根据权利要求1所述的统计数据0和1翻转比特数的方法，其特征在于：外部CPU通过配置模块查看应答FIFO状态，如果不空，表示当前存有有效结果，可以读出。

5.一种统计数据0和1翻转比特数的装置，其特征在于：所述装置用于执行权利要求1-4任一项所述的统计数据0和1翻转比特数的方法，包括配置模块、命令FIFO、应答FIFO、数据流控制模块、加法器、master接口1和master接口2，数据流控制模块包括命令处理模块和数据处理模块，配置模块与控制总线相连，用于接收外部CPU通过控制总线写入的配置信息和启动信号，命令FIFO连接于配置模块与命令处理模块之间，用于接收、存储配置模块写入的配置信息并将配置信息写入命令处理模块，命令处理模块根据配置信息计算原数据和读出后数据的存放地址和数据长度，然后将计算后的原始数据地址、数据长度信号发送给master接口1，将计算后的读出后的数据地址、数据长度信号发送给master接口2，master接口1和master接口2根据接收的数据地址、数据长度分别通过数据总线从内存抓取相应的数据，并把抓取的数据返回至数据处理模块，数据处理模块对master接口1和master接口2返回的数据逐位进行比对，统计比特0翻转为比特1的个数以及比特1翻转为比特0的个数，加法器对比特0翻转为比特1的个数以及比特1翻转为比特0的个数进行累加，并将累加结果写入应答FIFO；其中，配置信息包括原始数据地址、读出后的数据地址、数据长度。