[发明专利]延迟控制电路及具有该延迟控制电路的存储器装置

说明书

延迟控制电路及具有该延迟控制电路的存储器装置。一种可以被包括在存储器装置中的延迟控制电路包括：延迟信号发生器，其被配置为通过响应于延迟控制信号而延迟输入信号来生成输出信号；以及延迟信息生成器，其被配置为生成指示输入信号与输出信号之间的输出延迟的延迟信息。该延迟控制电路还包括延迟控制信号发生器，该延迟控制信号发生器被配置为基于指示输入信号和输出信号之间的目标延迟的目标延迟信息与基于延迟信息之间的比较结果，来生成用于控制输出延迟的延迟控制信号，并且响应于延迟控制信号而将输出延迟固定为目标延迟。

技术领域

本公开的各个实施方式总体上涉及一种电子装置，并且更具体地，涉及一种延迟控制电路及具有该延迟控制电路的存储器装置。

背景技术

储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。这样的存储器装置被分类为易失性存储器装置或非易失性存储器装置。

易失性存储器装置是仅在供电时才存储数据并且在供电中断时所存储的数据丢失的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。

非易失性存储器装置即使在供电中断时仍保持数据。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存。

发明内容

本公开的各种实施方式涉及具有改进的延迟控制功能的延迟控制电路。在许多实施方式中，延迟控制电路被包括在存储器装置中。

本公开的一个实施方式提供了一种延迟控制电路。该延迟控制电路可以包括：延迟信号发生器，该延迟信号发生器被配置为通过响应于延迟控制信号而延迟输入信号来生成输出信号；以及延迟信息生成器，该延迟信息生成器被配置为生成指示所述输入信号与所述输出信号之间的输出延迟的延迟信息。该延迟控制电路还可以包括：延迟控制信号发生器，该延迟控制信号发生器被配置为基于指示所述输入信号和所述输出信号之间的目标延迟的目标延迟信息与基于所述延迟信息之间的比较结果：生成用于控制所述输出延迟的所述延迟控制信号；以及响应于所述延迟控制信号而将所述输出延迟固定为所述目标延迟。

本公开的一个实施方式提供了一种存储器装置。该存储器装置可以包括：存储器单元阵列，该存储器单元阵列包括被配置为存储数据的多个存储器单元；以及外围电路，该外围电路被配置为对所述存储器单元执行读取操作以读取所存储的数据。该存储器装置还可以包括：数据输入/输出电路，该数据输入/输出电路被配置为响应于内部时钟而输出所述数据，其中，所述数据输入/输出电路包括延迟控制电路。该延迟控制电路可以被配置为：通过延迟在所述读取操作期间输入到所述延迟控制电路的外部时钟来生成内部时钟；以及通过控制所述外部时钟和所述内部时钟之间的输出延迟，将所述输出延迟固定为目标延迟。

本公开的一个实施方式提供了由延迟控制电路执行的在不使用基准时钟信号的情况下固定输出时钟信号与输入时钟信号之间的延迟的方法。该方法包括以下步骤：接收输入时钟信号，其中，在延迟控制电路被供电的同时，不连续地向延迟控制电路提供输入时钟信号；以及通过基于延迟控制信号延迟输入时钟信号来生成输出时钟信号。该方法还包括从输出时钟信号和输入时钟信号生成延迟信息，该延迟信息指示输出时钟信号和输入时钟信号之间的延迟。该方法还包括从在第一时间的延迟信息确定目标延迟信息，以及从在第一时间之后的延迟信息确定当前延迟信息。该方法附加包括基于当前延迟信息与目标延迟信息的比较来生成延迟控制信号。

附图说明

图1是例示了根据本公开的一个实施方式的储存装置的图。

图2是例示了图1的存储器装置的结构的图。

图3是例示了根据第一实施方式的延迟控制电路的图。

图4是用于说明图3的延迟控制电路的操作的定时图。