[发明专利]半导体器件及其形成方法

说明书

该发明涉及半导体技术领域，公开了一种半导体器件及其形成方法。该方法包括：提供半导体衬底，所述半导体衬底上具有掺杂区和多个间隔排列的埋入式金属连线；所述埋入式金属连线穿过所述掺杂区；在所述掺杂区表面形成阻挡层；对所述阻挡层进行刻蚀处理，将位于所述金属连线上表面的所述阻挡层刻蚀成沟槽形状；在所述沟槽的侧壁表面形成侧壁介质层；在所述沟槽内填充内填充金属层。本发明通过在金属互连结构的侧壁形成介质层，可以降低填充多孔低介电材料时对金属互连结构周围的损伤，从而可以增加金属互连结构可靠性、稳定性，以及增强金属互连结构多孔介质层的机械强度。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种广泛应用多计算机系统的半导体存储器。DRAM结构包括晶体管、字元线、位元线、电容、金属互连、外缘区域。随着集成电路制程工艺的不断提高，半导体制程的关键尺寸不断缩小，芯片上互连线的截面积和线间距离也随之持续下降，因此互连线电阻R和寄生电容C提高，这导致互连线的时间常数RC大幅度提高。互连线的时间常数RC在集成电路总延迟中所占的比例越来越大，成为限制互连速度的主要原因。根据互连线的时间常数RC的计算方法，在选择低电阻率和电迁移率的金属材料之外，还可以采用介电常数较低的多孔介质材料来有效降低RC，从而提高器件的响应速度等参数。

现有多孔介电材料的介电常数随着孔的密度和直径的增加而降低，由于材料内部小孔(能达到2nm以上的直径)的存在，在图形化完成之后(即刻蚀完成之后)会在介质的金属通孔和金属槽侧壁不可避免地留下孔洞，又称作刻蚀损伤，这将会导致在接下来的PVD或CVD或ALD淀积的过程中导致阻挡层或铜籽晶层的生长不连续，造成铜等金属进入介质内部，影响器件特性；或者在金属淀积过程中，在金属连线内的孔洞，引起可靠性的问题。因此，如何降低金属互连结构周围的多孔低介电材料的损伤，增加互连结构可靠性，是目前亟待解决的技术问题。

发明内容

本发明的目的在于提供一种半导体器件及其形成方法，通过在金属互连结构的侧壁形成介质层，降低填充多孔低介电材料时对金属互连结构周围的损伤，从而可以增加互连结构可靠性、稳定性，以及增强金属互连结构多孔介质层的机械强度。

为解决上述技术问题，本发明中提供了一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有掺杂区和多个间隔排列的埋入式金属连线；所述埋入式金属连线穿过所述掺杂区；在所述掺杂区表面形成阻挡层；对所述阻挡层进行刻蚀处理，将位于所述金属连线上表面的所述阻挡层刻蚀成沟槽形状；在所述沟槽的侧壁表面形成侧壁介质层；在所述沟槽内填充金属层，所述金属层与所述金属连线电连接。

可选的，形成所述阻挡层的步骤进一步包括：在最外层的所述阻挡层的表面形成光刻胶层；将所述沟槽的形状尺寸设置在所述光刻胶层表面；根据所述沟槽的形状尺寸对所述阻挡层进行刻蚀。

可选的，所述阻挡层的材料包括：氮化硅、氧化硅、氮氧化硅以及碳氧化硅中的至少一种。

可选的，对所述阻挡层进行刻蚀处理的步骤进一步包括：先将位于所述金属连线上表面的所述阻挡层刻蚀成沟槽形状；在刻蚀后的所述沟槽和所述阻挡层的表面沉积介质层保留所述沟槽的侧壁形成侧壁介质层，去除其他所述介质层。

可选的，所述沟槽内填充金属层之前，在所述侧壁介质层的表面和所述沟槽的底部沉积过渡层；

可选的，在所述沟槽内填充金属层，所述金属层与所述金属连线电连接。

可选的，去除所述填充金属层的侧壁和所述掺杂区的阻挡层后，在所述填充金属层和所述金属连线的侧壁沉积低介电层，使得所述低介电层的表面与所述金属层表面齐平。

可选的，在所述填充金属层和所述低介电层的上表面沉积薄膜层。

本发明的的技术方案还提供一种半导体器件，包括：