[发明专利]一种信号沿检测延时电路、电器及信号沿检测延时装置

说明书

本申请公开了一种信号沿检测延时电路、电器及信号沿检测延时装置，该信号沿检测延时电路包括顺次连接的沿触发单元、沿延时单元和波形处理单元，其中沿触发单元用于对输入数字信号的上升沿和下降沿分别触发以生成沿信号，沿延时单元用于对沿信号进行相同延时，而波形处理单元用于将经过延时的沿信号整合为新的数字信号并输出。本申请实施例将输入数字信号的上升沿和下降沿都统一处理为沿信号，再通过只有一路电流源的延时电路进行延时，避免了采用电流镜结构的两路电流源不一致而造成上下沿延时不同。

技术领域

本申请一般涉及电子电路技术领域，具体涉及一种信号沿检测延时电路、电器及信号沿检测延时装置。

背景技术

在半导体器件中会使用到延时电路，即脉冲输入信号经过延时电路之后，输出具有一定信号宽度的延时信号。以半导体器件绝缘栅双极型晶体管(Insulated GateBipolar Transistor，IGBT)为例，其是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal Oxide Semiconductor，MOS)组成的复合全控型电压驱动式功率半导体器件，兼有金属-氧化物半导体场效应晶体管(MetalSemiconductor FieldEffect Transistor，MESFET)的高输入阻抗和电力晶体管(Giant Transistor，GTR)的低导通压降两方面的优势，可广泛应用于直流电压为600V及以上的变流系统，比如变频器、开关电源、照明电路和牵引传动等领域。

目前如图1所示，其为现有技术中信号延时电路的示意图，其中延时电路采用电流镜结构产生两路电流源。当数字信号通过该延时电路时，信号的上升沿会触发电容进行放电，而信号的下降沿会触发电容进行充电，由此得到延时后的信号，具体详见图2所示现有技术中的信号延时波形图。

在实现本发明的过程中，发明人发现现有技术中至少存在如下问题：为使输出信号上下沿延时能够精准一致，两路延时所使用的电流源必须大小相等且版图绘制上需要进行匹配处理，然而通过电流镜结构产生两路电流源，仍然会出现不可消除的微小偏差，使得实际芯片产生的延时偏差结果会比理论仿真值更大，导致上下沿的信号延时时间不一致，需要不断地对电流源进行修调，效率低下。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种信号沿检测延时电路、电器及信号沿检测延时装置，能够快速地对数字信号上下沿进行相同延时，精准性高，同时也提高了处理效率。

第一方面，本申请提供一种信号沿检测延时电路，所述信号沿检测延时电路包括顺次连接的沿触发单元、沿延时单元和波形处理单元；

所述沿触发单元，用于对输入数字信号的上升沿和下降沿分别触发以生成沿信号；所述沿延时单元，用于对所述沿信号进行相同延时；所述波形处理单元，用于将经过延时的所述沿信号整合为新的数字信号并输出。

可选地，所述沿延时单元包括第一非门、施密特触发器、电容、电流源、第一MOS管和第二MOS管；其中，所述第一MOS管和所述电流源连接。

可选地，所述第一MOS管和所述电流源连接，具体包括：

所述第一MOS管的源极连接所述电流源，所述第一MOS管的漏极和所述第二MOS管的漏极连接，所述第一MOS管的栅极和所述第二MOS管的栅极连接，以及所述第二MOS管的源极接地。

可选地，MOS管的栅极与所述沿触发单元的输出端连接，所述MOS管的漏极与所述电容的第一端连接，所述电容的第二端接地，所述MOS管包括所述第一MOS管和所述第二MOS管；

所述电容的第一端和所述施密特触发器的输入端连接，所述施密特触发器的输出端与所述第一非门的输入端连接，所述第一非门的输出端连接所述波形处理单元的输入端。

可选地，所述施密特触发器由PMOS管组和NMOS管组构成，所述PMOS管组包括三个PMOS管，所述NMOS管组包括三个NMOS管。