[发明专利]脉冲时钟产生电路、集成电路及脉冲时钟产生方法

说明书

本发明实施例提供一种脉冲时钟产生电路、集成电路及脉冲时钟产生方法。该脉冲时钟产生电路包括逻辑门电路、反相器及脉冲宽度控制电路。逻辑门电路用于在时钟输入信号的驱动下，输出门控信号。反相器与逻辑门电路连接，并用于在门控信号的驱动下，输出脉冲时钟信号。脉冲宽度控制电路接入于逻辑门电路与反相器之间，用于在门控信号的控制下，输出脉冲宽度控制信号并反馈回逻辑门电路，以调节脉冲时钟信号。本发明实施例的脉冲时钟产生电路及脉冲时钟产生方法能够输出具有稳定宽度的脉冲时钟信号。

技术领域

本发明实施例涉及时钟电路技术领域，尤其涉及一种脉冲时钟产生电路、集成电路及脉冲时钟产生方法。

背景技术

脉冲锁存器(Pulse Latch)是一种对脉冲信号敏感的存储单元电路，可以在特定脉冲时钟信号作用下改变状态。在对速度和功耗要求较高的电路中，采用脉冲锁存器，不仅可以简化电路，而且可以在CPU中有效地降低动态功耗，因此，脉冲锁存器被普遍地应用于电路中。

脉冲锁存器输入脉冲时钟信号，稳定宽度的脉冲时钟信号是脉冲锁存器应用的基础，而脉冲时钟产生电路的设计决定了脉冲时钟信号的波形质量和应用范围。所以，脉冲时钟产生电路的设计对于整个电路来说起着至关重要的作用。

图1示出了一种现有的脉冲时钟产生电路10的电路图，图2为图1所示的脉冲时钟产生电路10相关的脉冲波形。如图1和图2所示，脉冲时钟产生电路10通过由简单的与门11和反相器12来产生具有时钟输入信号CLK的脉冲时钟信号CLK2。但是，由于图1的脉冲时钟产生电路10的结构简单，很容易受到输入信号和周围电路的影响，所以，输出的脉冲时钟信号CLK2的波形并不稳定。

因此，如何提高脉冲波形的质量是脉冲时钟产生电路设计中需要重点考虑的问题。

发明内容

本发明实施例的目的在于提供一种具有稳定宽度的脉冲时钟信号的脉冲时钟产生电路、集成电路及脉冲时钟产生方法。

本发明实施例的一个方面提供一种脉冲时钟产生电路，其包括逻辑门电路、反相器及脉冲宽度控制电路。所述逻辑门电路用于在时钟输入信号的驱动下，输出门控信号。所述反相器与所述逻辑门电路连接，并用于在所述门控信号的驱动下，输出脉冲时钟信号。所述脉冲宽度控制电路接入于所述逻辑门电路与所述反相器之间，用于在所述门控信号的控制下，输出脉冲宽度控制信号并反馈回所述逻辑门电路，以调节所述脉冲时钟信号。

进一步地，所述脉冲时钟产生电路还包括反馈信号控制电路。所述脉冲宽度控制电路分别与所述脉冲宽度控制电路和所述逻辑门电路相连，用于在所述脉冲宽度控制信号和所述时钟输入信号的控制下，将输出的反馈信号反馈给所述逻辑门电路，以稳定所述脉冲时钟信号的脉冲宽度。

进一步地，所述反馈信号控制电路具有用于接收所述时钟输入信号的第一端、用于接收所述脉冲宽度控制信号的第二端及用于将所述反馈信号反馈到所述逻辑门电路的第三端，所述反馈信号控制电路包括第一MOS管和第二MOS管，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管，其中，所述第一MOS管的栅极连接至所述第一端，所述第一MOS管的源极连接至电源，所述第一MOS管的漏极与所述第二MOS管的漏极相连并连接至所述第三端，所述第二MOS管的栅极连接至所述第二端，所述第二MOS管的源极接地。

进一步地，所述反馈信号控制电路还包括自反馈电路，所述自反馈电路连接于所述第一端与所述第三端之间，其中，在所述时钟输入信号发生变化时，所述自反馈电路输出自反馈信号并反馈给所述第三端，以使得所述第三端输出的所述反馈信号稳定。