[发明专利]脉冲时钟产生电路、集成电路及脉冲时钟产生方法

权利要求书

1.一种脉冲时钟产生电路，其特征在于，包括：

逻辑门电路，用于在时钟输入信号的驱动下，输出门控信号；

反相器，与所述逻辑门电路连接，并用于在所述门控信号的驱动下，输出脉冲时钟信号；

脉冲宽度控制电路，接入于所述逻辑门电路与所述反相器之间，用于在所述门控信号的控制下，输出脉冲宽度控制信号并反馈回所述逻辑门电路，以调节所述脉冲时钟信号；以及

反馈信号控制电路，分别与所述脉冲宽度控制电路和所述逻辑门电路相连，用于在所述脉冲宽度控制信号和所述时钟输入信号的控制下，将输出的反馈信号反馈给所述逻辑门电路，以稳定所述脉冲时钟信号的脉冲宽度；

其中，所述反馈信号控制电路具有用于接收所述时钟输入信号的第一端、用于接收所述脉冲宽度控制信号的第二端及用于将所述反馈信号反馈到所述逻辑门电路的第三端，所述反馈信号控制电路包括第一MOS管和第二MOS管，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管，其中，所述第一MOS管的栅极连接至所述第一端，所述第一MOS管的源极连接至电源，所述第一MOS管的漏极与所述第二MOS管的漏极相连并连接至所述第三端，所述第二MOS管的栅极连接至所述第二端，所述第二MOS管的源极接地。

2.如权利要求1所述的脉冲时钟产生电路，其特征在于，所述反馈信号控制电路还包括自反馈电路，所述自反馈电路连接于所述第一端与所述第三端之间，其中，在所述时钟输入信号发生变化时，所述自反馈电路输出自反馈信号并反馈给所述第三端，以使得所述第三端输出的所述反馈信号稳定。

3.如权利要求2所述的脉冲时钟产生电路，其特征在于，所述自反馈电路包括第三MOS管、第四MOS管及反相电路，其中，所述第三MOS管的栅极通过所述反相电路连接至所述第三端，所述第三MOS管的漏极连接至所述第三端，所述第三MOS管的源极与所述第四MOS管的漏极相连，所述第四MOS管的栅极连接至所述第一端，第四MOS管的源极接地，在所述第三端输出的所述反馈信号从高电平变为低电平时，所述第三MOS管和所述第四MOS管导通。

4.如权利要求3所述的脉冲时钟产生电路，其特征在于，所述第三MOS管和所述第四MOS管为NMOS管。

5.如权利要求3所述的脉冲时钟产生电路，其特征在于，所述反相电路包括第五MOS管和第六MOS管，所述第五MOS管为PMOS管，所述第六MOS管为NMOS管，所述第五MOS管的栅极与所述第六MOS管的栅极相连并连接至所述第三端，所述第五MOS管的源极连接至电源，所述第五MOS管的漏极与所述第六MOS管的漏极连接，所述第六MOS管的源极接地。

6.如权利要求3所述的脉冲时钟产生电路，其特征在于，所述反馈信号控制电路还包括用于稳定所述第三端的所述反馈信号的第七MOS管和第八MOS管，所述第七MOS管的栅极通过所述反相电路连接至所述第三端，所述第七MOS管的源极与所述第八MOS管的漏极连接，所述第七MOS管的漏极连接至所述第三端，所述第八MOS管的栅极连接至所述第二端，所述第八MOS管的源极连接至所述电源，所述第一MOS管的源极与所述第八MOS管的漏极相连，通过所述第八MOS管连接至所述电源。

7.如权利要求6所述的脉冲时钟产生电路，其特征在于，所述第七MOS管和所述第八MOS管为PMOS管。

8.如权利要求1所述的脉冲时钟产生电路，其特征在于，所述逻辑门电路包括与非门；以及所述脉冲宽度控制电路包括串联连接的奇数个反相器。

9.一种集成电路，其特征在于，包括如权利要求1至8中任一项所述的脉冲时钟产生电路及与所述脉冲时钟产生电路相连接的脉冲锁存器，所述脉冲时钟产生电路用于将产生的所述脉冲时钟信号提供给所述脉冲锁存器。

10.一种脉冲时钟产生方法，其应用于如权利要求1至8中任一项所述的脉冲时钟产生电路中，其特征在于，包括：

通过逻辑门电路接收时钟输入信号，并在所述时钟输入信号的驱动下，输出门控信号；

通过反相器接收所述门控信号，并在所述门控信号的驱动下，输出脉冲时钟信号；

通过脉冲宽度控制电路接收所述门控信号，并在所述门控信号的控制下，输出脉冲宽度控制信号并反馈回所述逻辑门电路，以调节所述脉冲时钟信号；以及

通过反馈信号控制电路接收所述脉冲宽度控制信号和所述时钟输入信号，并在所述脉冲宽度控制信号和所述时钟输入信号的控制下，输出反馈信号并将输出的所述反馈信号反馈给所述逻辑门电路，以稳定所述脉冲时钟信号的脉冲宽度。