[发明专利]错误校正码解码器和半导体存储器装置

说明书

提供了一种半导体存储器装置的错误校正码(ECC)解码器。ECC解码器包括ECC检查器、校正子发生器和错误检测/校正电路。ECC检查器生成特征信息，特征信息表示与从存储器单元阵列中的目标页读取的输入码字中的消息位相关联的第一错误信息。校正子发生器通过基于奇偶校验矩阵对输入码字中的消息位和奇偶校验位执行运算，输出表示与输入码字相关联的第二错误信息的校正子向量。错误检测/校正电路通过基于特征信息和校正子向量选择性地校正输入码字中的错误位来生成传输码字，生成指示传输码字是否包括错误位的标志信号，以及基于传输码字输出传输消息。

相关申请的交叉引用

本申请要求于2018年11月6日在韩国知识产权局提交的韩国专利申请No.10-2018-0134853的优先权，其公开内容通过引用整体并入本文。

技术领域

示例实施例涉及存储器装置，并且更具体地，涉及半导体存储器装置的错误校正码(ECC)解码器、半导体存储器装置和存储器系统。

背景技术

半导体存储器装置可以分为诸如闪存装置的非易失性存储器装置和诸如DRAM的易失性存储器装置。DRAM的高速操作和成本效率使得DRAM可以用于系统存储器。由于DRAM的制造设计规则的持续缩减，DRAM中的存储器单元的位错误可能快速增加，并且DRAM的产量可能降低。

发明内容

一个方面是提供一种半导体存储器装置的错误校正码(ECC)解码器，其能够在不增加奇偶校验开销的情况下增强错误检测能力。

另一方面是提供一种半导体存储器装置，其能够在不增加奇偶校验开销的情况下增强错误检测能力。

另一方面是提供一种存储器系统，其能够在不增加奇偶校验开销的情况下增强错误检测能力。

根据一个或多个示例实施例的一个方面，提供一种半导体存储器装置的错误校正码(ECC)解码器，所述ECC解码器包括：ECC检查器，其被配置为生成特征信息，所述特征信息表示与从存储器单元阵列中的目标页读取的输入码字中的消息位相关联的第一错误信息；校正子发生器，其被配置为通过基于奇偶校验矩阵对所述输入码字中的消息位和奇偶校验位执行运算，来输出表示与所述输入码字相关联的第二错误信息的校正子向量；以及错误检测/校正电路，其被配置为通过基于所述特征信息和所述校正子向量选择性地校正所述输入码字中的错误位来生成传输码字、生成指示所述传输码字是否包括错误位的标志信号、并基于所述传输码字输出传输消息。

根据一个或多个示例实施例的另一方面，提供一种半导体存储器装置，其包括：存储器单元阵列，其包括耦接到多个字线和多个位线的多个存储器单元；错误校验码(ECC)引擎，其被配置为对从所述半导体存储器装置的外部接收的消息执行ECC编码以生成初始码字、将所述初始码字存储在所述存储器单元阵列中的目标页中、基于从所述目标页读取的所述初始码字来生成特征信息和校正子向量、通过基于所述特征信息和所述校正子向量选择性地校正所述初始码字中的错误位来生成传输码字、以及生成指示所述传输码字是否包括错误位的标志信号；以及控制逻辑电路，其被配置为基于从所述半导体存储器装置外部接收的命令和地址来控制所述ECC引擎。

根据一个或多个示例实施例的另一方面，提供一种存储器系统，其包括：半导体存储器装置；和存储器控制器，其被配置为控制半导体存储器装置，其中，半导体存储器装置包括：存储器单元阵列，其包括耦接到多个字线和多个位线的多个存储器单元；错误校正码(ECC)引擎，其被配置为对从存储器控制器接收的消息执行ECC编码以生成初始码字、将初始码字存储在存储器单元阵列中的目标页中、基于从目标页读取的初始码字来生成特征信息和校正子向量、通过基于特征信息和校正子向量选择性地校正读取的初始码字中的错误位来生成传输码字、以及生成指示传输码字是否包括错误位的标志信号；以及控制逻辑电路，其被配置为基于从存储器控制器接收的命令和地址来控制ECC引擎。