[发明专利]提高网络芯片报文存储效率的方法、设备及存储介质

说明书

本发明提供一种提高网络芯片报文存储效率的方法、设备及存储介质，所述方法包括：配置数据存储器，将其切分为N块小的RAM，并采用链表的方式对每块RAM进行管理；当任一输入接口接收到写数据请求，解析并获取输入接口对应的通道编号，根据通道编号访问通道写状态存储器获取通道写状态信息，若根据通道写状态信息确认至少一个RAM为空，则将数据写入数据存储器，并在数据写入后更新通道写状态存储器、链表控制存储器、链表信息存储器和地址控制存储器；当任一通道接收到读出调度请求时，根据链表存储器的存储信息重组数据进行读出，并更新通道写状态存储器、链表控制存储器、链表信息存储器和地址控制存储器；本发明提高数据存储器的存储效率。

技术领域

本发明属于通信技术领域，主要涉及一种提高网络芯片报文存储效率的方法、设备及存储介质。

背景技术

在高密度网络芯片中，来自多通道的数据汇聚到数据收集模块并调度至芯片内部进行处理。通常，数据收集模块的输入有X个数据通道，位宽为W；数据收集模块将这些数据缓存在存储器中，并使用位宽为N*W的接口将数据发送给芯片内部处理模块；如图1所示，MAC接收报文，并将其通过宽度为W 的接口发送给数据收集模块，可以看出，一个长度为L的报文，将被分为N_in组数据；其中，N_in＝int(L/W)，int()为向上取整；经过数据收集模块缓存后，汇聚成N_out组位宽为N*W的数据发送给芯片内部处理模块，其中，N_out＝int(L/(N*W))；当报文发送到最后一组数据时，将产生一个“结束符”信号给数据收集模块，以指示当前数据为报文的最后一组数据。

在实际的网络部署中，可能会出现短时间数据收集模块输出带宽小于输入带宽的现象，称之为网络芯片超带宽；在网络芯片超带宽时，数据接收模块内部的存储器入口流量大于出口流量，引起存储器被占满，进而导致新的数据因为没有存储空间而被丢弃，因此，存储器深度P和其存储效率，直接影响了数据收集模块处理突发流量的能力。

存储器使用N块深度为P宽度为W的RAM实现，写数据时，先获取写地址Y(0＝Y＝P-1)，并根据当前数据相对报文长度的偏移量将数据依次写进 RAM₀到RAM_N-1中。例如：报文的第一组数据写进RAM₀的地址Y，报文的第二组数据写进RAM₁的地址Y，以此类推；当该地址写满N个RAM或者数据收到结束符时，将发起调度请求，并按照一定的调度策略将N块RAM的数据同时读出，发送给芯片内部处理模块，后续新的数据将重新获取地址，从RAM₀开始写入。

然而，当接收的数据较短或者报文长度刚好不够(N*W)整除时，例如刚写完RAM₀就收到了“结束符”，此时该地址对应的RAM₁到RAM_N-1的物理空间将不能再写入其他数据，因为读端是将N块RAM的数据同时读出，如果再写了其他数据会导致错乱；可以看出，此时存储器的使用效率较低，特别的，当报文长度为W时，数据存储器的存储效率只有1/N。

发明内容

为解决上述技术问题，本发明的目的在于提供一种提高网络芯片报文存储效率的方法、网络芯片及可读存储介质。

为了实现上述发明目的之一，本发明一实施方式提供一种提高网络芯片报文存储效率的方法，所述方法包括：配置数据存储器，将数据存储器切分为N 块小的RAM，并采用链表的方式对每块RAM进行管理，其中每一块RAM按其排列顺序编号依次为0、1、2……N-1；

当任一输入接口接收到写数据请求，解析并获取输入接口对应的通道编号，根据所述通道编号访问通道写状态存储器获取通道写状态信息，若根据通道写状态信息确认至少一个RAM为空，则将数据写入数据存储器，并在数据写入后更新通道写状态存储器、链表控制存储器、链表信息存储器和地址控制存储器；

当任一通道接收到读出调度请求时，根据链表存储器的存储信息重组数据进行读出，并更新通道写状态存储器、链表控制存储器、链表信息存储器和地址控制存储器；