[发明专利]布线基板的制造方法

说明书

提供布线基板的制造方法，抑制与所搭载的部件的电极之间的连接不良。布线基板的制造方法包含如下步骤：片层叠体形成步骤(ST1)，形成将多张片层叠而得的片层叠体，该片是在玻璃布中浸渗合成树脂而得的；芯材形成步骤(ST2)，在将剥离板重叠在片层叠体的一个面上并将电极板重叠在另一个面上的状态下利用按压板进行按压，形成使该剥离板、该电极板以及该片层叠体一体化而得的芯材；磨削步骤(ST3)，利用卡盘工作台对该芯材的该电极板侧进行保持，从该剥离板侧进行磨削而使该芯材的面内厚度一致，并且将该剥离板的至少一部分去除而形成平坦面；和第1布线层形成步骤(ST5)，在通过该磨削步骤而形成的该平坦面侧形成与该封装器件芯片连接的布线层。

技术领域

本发明涉及布线基板的制造方法。

背景技术

以往，封装器件芯片等接合在被称为印刷基板的覆铜层叠板上。覆铜层叠板是在对玻璃布中浸渗树脂而成的物体的正面和背面上重叠铜箔并一边进行加热一边进行按压而形成的(例如参照专利文献1和专利文献2)。另外，覆铜层叠板中，还存在重叠有多个在玻璃布中浸渗树脂而成的物体的覆铜层叠板。

专利文献1：日本特开2001-196743号公报

专利文献2：日本特开2013-80823号公报

关于上述刊行物中所记载的覆铜层叠板，厚度的偏差或正面和背面的凹凸较大，无法应对封装器件芯片的电极间距离狭小化。即，以往的覆铜层叠板存在如下的趋势：在进一步重叠金属的布线层而形成搭载封装器件芯片的电极的层时，受到覆铜层叠板的凹凸的影响而导致最上层的布线层的高度偏差，从而会引起封装器件芯片的电极的接触不良。

发明内容

由此，本发明的目的在于提供布线基板的制造方法，能够抑制与所搭载的部件的电极之间的连接不良。

根据本发明，提供布线基板的制造方法，制造搭载多个封装器件芯片且将各封装器件芯片的电极彼此连接的布线基板，其中，该布线基板的制造方法具有如下的步骤：片层叠体形成步骤，形成将多张片层叠而得的片层叠体，该片是在玻璃布中浸渗合成树脂而得；芯材形成步骤，在将剥离板重叠在该片层叠体的一个面上并将电极板重叠在另一个面上的状态下利用按压板进行按压，形成使该剥离板、该电极板以及该片层叠体一体化而得的芯材；磨削步骤，利用卡盘工作台对该芯材的该电极板侧进行保持，从该剥离板侧进行磨削而使该芯材的面内厚度一致，并且将该剥离板的至少一部分去除而形成平坦面；以及第1布线层形成步骤，在通过该磨削步骤而形成的该平坦面侧形成与该封装器件芯片连接的布线层。

优选所述布线基板的制造方法还具有在该芯材的该电极板上形成布线层的第2布线层形成步骤。

优选在该磨削步骤中，使用磨削磨具、刀具工具、带研磨机或者切削刀具对该芯材进行磨削。

优选该剥离板是铜板或者树脂膜。优选布线基板的制造方法还具有如下的背面侧磨削步骤：在磨削步骤之后，进一步对该芯材的背面侧的该电极板的表面进行磨削而将该芯材的背面侧平坦化。

本申请发明的布线基板的制造方法起到如下的效果：能够抑制与所搭载的部件的电极之间的连接不良。

附图说明

图1是示出通过本发明实施方式的布线基板的制造方法所制造的布线基板的一部分的剖视图。

图2是示出第1实施方式的布线基板的制造方法的流程的流程图。

图3是示意性示出图2所示的布线基板的制造方法的片层叠体形成步骤的图。

图4是示意性示出在图2所示的布线基板的制造方法的芯材形成步骤中将剥离板、片层叠体以及电极板重叠的状态的剖视图。

图5是示意性示出在图2所示的布线基板的制造方法的芯材形成步骤中对重叠的剥离板、片层叠体以及电极板进行按压的状态的剖视图。