[发明专利]基于PCIE总线的多芯片互联系统

权利要求书

1.一种基于快速外设部件互联标准PCIE总线的多芯片互联系统，其特征在于，包括：

N个加速器，M个处理器，以及M根PCIE总线，其中，N和M均为正整数，且M大于N；

所述每个加速器包括：至少两个端点，所述每个处理器包括：一个根节点，其中，一个所述端点与一个所述根节点之间通过一根所述PCIE总线连接，以使所述每个加速器的至少两个端点通过不同的PCIE总线与至少两个处理器连接。

2.根据权利要求1所述的系统，其特征在于，所述系统还包括：

所述处理器，还用于在所述多芯片互联系统上电后，为所述加速器的端点分配PCIE总线域访问地址。

3.一种数据协调处理的方法，其特征在于，包括：

第一处理器向加速器发起读写访问请求，其中，所述第一处理器的根节点通过第一PCIE总线与所述加速器的一个端点相连，所述加速器包括至少两个端点，通过所述加速器的至少两个端点与至少两个处理器连接，所述至少两个处理器包括：所述第一处理器；

所述第一处理器将所述读写访问请求转换为第一PCIE总线域访问地址之后，发送至所述加速器，以使所述第一处理器对所述加速器进行数据访问。

4.根据权利要求3所述的方法，其特征在于，所述第一处理器向加速器发起读写访问请求之后，所述方法还包括：

所述第一处理器将所述读写访问请求转换为第一PCIE总线域访问地址；

在转换后的所述第一PCIE总线域访问地址落入到第二处理器的域空间的情况下，所述第一PCIE总线域访问地址转换为所述第二处理器域空间访问地址，以使所述第一处理器对所述第二处理器进行数据访问。

5.根据权利要求4所述的方法，其特征在于，所述第一处理器对所述第二处理器的数据进行访问包括：

所述加速器接收所述第一处理器发送的第一数据，并对所述第一数据进行处理，得到对所述第一数据处理后的第二数据；

所述加速器将处理所述第一数据的结果通知所述第二处理器，其中，所述第二处理器包括一个或多个；

所述加速器接收所述第二处理器发送的第二数据请求；

所述加速器响应所述第二数据请求，将所述第二数据发送至所述第二处理器。

6.根据权利要求5所述的方法，其特征在于，所述加速器响应所述第二数据请求，将所述第二数据发送至所述第二处理器包括：

所述加速器通过第一PCIE总线接收所述第一处理器发送的第一数据；

所述加速器对所述第一数据处理后，得到所述第二数据，并保存所述第二数据；

所述加速器将得到所述第二数据通知所述第二处理器；

所述加速器通过第二PCIE总线将所述第二数据发送至所述第二处理器。

7.一种数据协调处理的方法，其特征在于，包括：

加速器与M个处理器建立连接，其中，所述加速器包括：至少M个端点，所述每个处理器包括：一个根节点，其中，一个所述端点与一个所述根节点之间通过一根PCIE总线连接，所述M为大于1的正整数，以使所述加速器的M个端点通过不同的PCIE总线与至少M个处理器连接，所述M个处理器包括：第一处理器；

所述加速器接收第一PCIE总线域访问地址，其中，所述第一PCIE总线域访问地址是所述第一处理器将所述第一处理器发起的读写访问请求转换的第一PCIE总线域访问地址，以使所述加速器对所述第一处理器进行数据访问。

8.根据权利要求7所述的方法，其特征在于，所述加速器接收第一处理器发送的读写访问请求之前，所述方法还包括：

所述加速器发送第一PCIE总线访问域地址；

在所述第一PCIE总线访问域地址转换为所述第一处理器的域空间访问地址的情况下，以使所述加速器对所述第一处理器进行访问。

9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求3至6，或权利要求7至8任一项中所述的方法。

10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求3至6，或权利要求7至8任一项中所述的方法。