[发明专利]存储器器件及其中的存储器单元以及计算设备有效
申请号: | 201911051431.X | 申请日: | 2019-10-31 |
公开(公告)号: | CN111128256B | 公开(公告)日: | 2022-03-29 |
发明(设计)人: | 藤原英弘;潘显裕;林志宇;陈炎辉;赵威丞 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G11C5/06 | 分类号: | G11C5/06;G11C7/10;G11C7/18;G11C8/12;G11C8/14 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 器件 及其 中的 单元 以及 计算 设备 | ||
1.一种存储器器件中的存储器单元,包括:
写入端口,包括:
存储单元,所述存储单元包括连接至第二交叉耦合的反相器的第一交叉耦合的反相器,其中,所述第一交叉耦合的反相器和所述第二交叉耦合的反相器连接在第一电源信号线和第二电源信号线之间;
第一传输晶体管,具有连接至写入位线信号线的第一端、连接至所述第一交叉耦合的反相器的第二端、以及连接至写入字线信号线的第一栅极;
第二传输晶体管,具有连接至写入位线条信号线的第三端、连接至所述第二交叉耦合的反相器的第四端、以及连接至写入字线信号线的第二栅极;和
互连层中的第一局部互连线,连接至所述第一电源信号线;以及读取端口,包括:
晶体管,连接至所述写入端口中的所述存储单元和所述第一电源信号线;
第三传输晶体管,具有连接至读取位线信号线的第五端、连接至所述晶体管的第六端、以及连接至读取字线信号线的第三栅极;和
所述互连层中的第二局部互连线,连接至所述第一电源信号线,其中:
所述读取端口中的所述第二局部互连线与所述写入端口中的所述第一局部互连线分隔开;
所述写入字线信号线、所述写入位线信号线、所述写入位线条信号线、所述读取字线信号线、所述读取位线信号线、所述第一电源信号线、所述第二电源信号线形成于金属层中;和
所述金属层从所述存储器单元的第一边缘到相对的所述存储器单元的第二边缘的布局包括:所述写入字线信号线—所述第一电源信号线—所述写入位线信号线—所述第二电源信号线—所述写入位线条信号线—所述第一电源信号线—所述写入字线信号线—所述读取位线信号线—所述第一电源信号线—所述读取字线信号线。
2.根据权利要求1所述的存储器单元,其中:
所述写入端口还包括所述互连层中的第三局部互连线,所述第三局部互连线连接至所述第二电源信号线。
3.根据权利要求1所述的存储器单元,其中,所述第一电源信号线是VSS信号线,所述第二电源信号线是VDD信号线。
4.根据权利要求1所述的存储器单元,其中:
所述写入端口中的所述第一传输晶体管和所述第二传输晶体管的每个包括n型晶体管;并且
所述读取端口中的所述第三传输晶体管和所述晶体管的每个包括n型晶体管。
5.根据权利要求4所述的存储器单元,其中,所述第一电源信号线是VDD信号线,所述第二电源信号线是VSS信号线。
6.根据权利要求4所述的存储器单元,其中,所述存储器器件是静态随机存取存储器。
7.根据权利要求1所述的存储器单元,其中:
所述写入端口中的所述第一传输晶体管和所述第二传输晶体管的每个包括p型晶体管;并且
所述读取端口中的所述第三传输晶体管和所述晶体管的每个包括p型晶体管。
8.根据权利要求4所述的存储器单元,其中:
所述读取端口中的所述晶体管包括上拉晶体管,所述上拉晶体管是p型晶体管。
9.根据权利要求4所述的存储器单元,其中:
所述读取端口中的所述晶体管包括下拉晶体管;
所述第一电源信号线包括电源电压信号线;并且
所述第二电源信号线包括参考电压信号线。
10.根据权利要求7所述的存储器单元,其中:
所述读取端口中的所述晶体管包括上拉晶体管;
所述第一电源信号线包括参考电压信号线;并且
所述第二电源信号线包括电源电压信号线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911051431.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:封装体的制造方法及发光装置的制造方法
- 下一篇:系统故障定位系统和方法