[发明专利]集成芯片及其形成方法

说明书

在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。

技术领域

本发明实施例涉及集成芯片及其形成方法。

背景技术

现代集成芯片包括在半导体衬底(例如硅)上形成的数百万或数十亿半导体器件。集成芯片(integrated chips；IC)可取决于IC的应用程序而使用许多不同类型的晶体管器件。近年来，对于行动和RF(射频)器件的市场增加已引起高电压晶体管器件的使用显著增长。举例来说，由于高电压晶体管器件能够处理高击穿电压(例如大于约50伏的击穿电压)和高频率，所以RF传输/接收链中的功率放大器经常使用高电压晶体管器件。

发明内容

在一些实施例中，本揭露涉及一种集成芯片。所述集成芯片包含：栅极结构，安置于衬底上方，在源极区与漏极区之间；第一层间介电(ILD)层，安置于衬底和栅极结构上方；第二ILD层，安置于第一ILD层上方；场板蚀刻终止结构，在第一ILD层与第二ILD层之间；场板，从第二ILD层的最上表面延伸到场板蚀刻终止结构；以及多个导电接触件，从第二ILD层的最上表面延伸到源极区和漏极区。

在其他实施例中，本揭露涉及一种集成芯片。集成芯片包含：栅极结构，安置于衬底上方位于源极区与漏极区之间；介电结构，安置于衬底和栅极结构上方；场板蚀刻终止结构，安置在介电结构内；多个导电接触件，安置在介电结构内；以及场板，安置于场板蚀刻终止结构上，所述场板具有最底表面，所述最底表面沿平行于所述衬底的上表面且在所述多个导电接触件的顶表面与底表面之间与所述多个导电接触件的侧壁相交(intersect)的第一水平面布置。

在又其他实施例中，本揭露涉及一种形成集成芯片的方法。所述方法包含：在衬底上方在源极区与漏极区之间形成栅极结构；在衬底上方形成接触蚀刻终止层；在接触蚀刻终止层上方形成第一ILD层；在形成第一ILD层之后在栅极结构与漏极区之间形成场板蚀刻终止结构；在场板蚀刻终止结构上方形成第二ILD层；以及同时形成延伸穿过第一ILD层和第二ILD层的多个接触件和穿过第二ILD层延伸到场板蚀刻终止结构的场板。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本揭露的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出了具有场板的所揭露高电压晶体管器件的一些实施例的横截面图。

图2到图4示出了具有场板的所揭露高电压侧向扩散MOSFET(LDMOS)器件的一些额外实施例的横截面图。

图5到图6示出了通过金属互连布线来实现的高电压LDMOS器件的场板偏压配置的一些实施例的横截面图。

图7A到图7C示出了呈不同切换隔离配置的高电压LDMOS器件的一些实施例的横截面图。

图8示出了具有场板的源极向下高电压晶体管器件(source downward highvoltage transistor device)的横截面图。

图9A到图9B示出了在金属线层上具有场板的所揭露高电压LDMOS的一些实施例。

图10示出了具有自对准漂移区的高电压LDMOS器件的一些实施例。

图11示出了形成一种具有场板的高电压晶体管器件的方法的一些实施例的流程图。

图12到图19示出了绘示一种形成具有场板的高电压晶体管器件的方法的一些实施例的横截面图。