[发明专利]错误校正解码器

权利要求书

1.一种错误校正解码器，包括：

映射器，基于对应于第一码字的第一组读取值来生成第一组对数似然比值，即第一组LLR值；

第一缓冲器，联接到所述映射器，存储从所述映射器接收的所述第一组LLR值；以及

节点处理器，联接到所述第一缓冲器，使用从所述第一缓冲器接收的所述第一组LLR值来执行第一错误校正解码操作，

其中所述第一错误校正解码操作的第一迭代包括：

避免更新一个或多个变量节点的值，并且

使用奇偶校验矩阵和所述第一缓冲器中存储的所述第一组LLR值的符号位来执行校正子校验。

2.根据权利要求1所述的错误校正解码器，进一步包括：

第二缓冲器，联接到所述节点处理器和所述映射器；以及

解码控制器，联接到所述节点处理器、所述映射器以及所述第一缓冲器和所述第二缓冲器，在确定在所述第一错误校正解码操作的所述第一迭代中所述校正子校验已经通过时，将所述符号位存储在所述第二缓冲器中。

3.根据权利要求2所述的错误校正解码器，其中所述解码控制器进一步输出所述第二缓冲器中存储的所述符号位作为经解码码字。

4.根据权利要求3所述的错误校正解码器，其中在输出所述第二缓冲器中存储的所述符号位之前，所述映射器进一步：

基于对应于第二码字的第二组读取值来生成第二组LLR值；以及

将所述第二组LLR值存储在所述第一缓冲器中。

5.根据权利要求4所述的错误校正解码器，

其中所述节点处理器进一步使用所述第一缓冲器中存储的第二组LLR值来执行第二错误校正解码操作，并且

所述解码控制器进一步在执行所述第二错误校正解码操作的第一迭代之前，输出所述第二缓冲器中存储的所述符号位。

6.根据权利要求1所述的错误校正解码器，进一步包括：

第二缓冲器，联接到所述节点处理器和所述映射器，

其中所述节点处理器进一步：

在确定在所述第一错误校正解码操作的所述第一迭代中所述校正子校验已经失败时，执行所述第一迭代之后的迭代，以及

将在所述第一迭代之后的迭代中更新的变量节点的值存储在所述第二缓冲器中，

其中在确定未超过最大迭代次数时，执行所述第一迭代之后的迭代。

7.根据权利要求6所述的错误校正解码器，其中所述节点处理器进一步在所述第一迭代之后的迭代中使用所述奇偶校验矩阵和所述第二缓冲器中存储的所述变量节点的值来执行校正子校验。

8.根据权利要求7所述的错误校正解码器，其中所述解码控制器进一步在确定基于所述第二缓冲器中存储的所述变量节点的值的校正子校验已经通过时，输出所述第二缓冲器中存储的所述变量节点的值作为经解码码字。

9.根据权利要求8所述的错误校正解码器，其中在输出所述第二缓冲器中存储的所述变量节点的值之前，所述映射器进一步：

基于对应于第二码字的第二组读取值来生成第二组LLR值；以及

将所述第二组LLR值存储在所述第一缓冲器中。

10.根据权利要求1所述的错误校正解码器，进一步包括：

解码控制器，在确定在所述第一错误校正解码操作的所述第一迭代中所述校正子校验已经通过时，输出所述符号位作为经解码码字。

11.根据权利要求10所述的错误校正解码器，进一步包括第二缓冲器，所述第二缓冲器联接到所述节点处理器和所述映射器，

其中所述映射器进一步：

基于对应于第二码字的第二组读取值来生成第二组LLR值；以及

将所述第二组LLR值存储在所述第二缓冲器中。