[发明专利]一种数据传输读写速率匹配的方法、系统和计算机设备

权利要求书

1.一种数据传输读写速率匹配的方法，其特征在于，所述方法包括：

DMA控制器接收PCM接口发送的数据，并根据接收的数据发送中断信号至处理器；

处理器根据接收到的两个连续的中断信号，将预设的中断时长对应的数据从DMA通道的内存拷贝到预先申请的内存区，其中，所述内存区带缓存；

所述处理器根据接收的中断信号，读取所述内存区中预设的打包时长对应的数据，其中，所述打包时长与所述中断时长的比值为正整数。

2.根据权利要求1所述的方法，其特征在于，所述DMA控制器接收PCM接口发送的数据，并根据接收的数据发送中断信号至处理器，包括：

所述DMA控制器每接收PCM接口发送的一个预设的中断时长对应的数据，则发送一次中断信号至处理器。

3.根据权利要求1所述的方法，其特征在于，所述处理器根据接收到的两个连续的中断信号，将预设的中断时长对应的数据从DMA通道的内存拷贝到预先申请的内存区，包括：

所述处理器根据接收到的两个连续的中断信号，获取两个连续的中断信号各自分别对应的指针位置；

所述处理器根据两个连续的中断信号各自分别对应的指针位置，将预设的中断时长对应的数据从DMA通道的内存拷贝到预先申请的内存区。

4.根据权利要求3所述的方法，其特征在于，所述处理器根据接收到的两个连续的中断信号，获取两个连续的中断信号各自分别对应的指针位置，包括：

当所述处理器接收到第N中断信号时，获取第N指针位置，其中，N为正整数；

当所述处理器接收到第N+1中断信号时，获取第N+1指针位置，其中，所述第N+1中断信号为接收到的第N中断信号的下一个中断信号。

5.根据权利要求4所述的方法，其特征在于，所述处理器根据接收到的两个连续的中断信号，将预设的中断时长对应的数据从DMA通道的内存拷贝到预先申请的内存区，具体为：

所述处理器将所述第N指针位置和所述第N+1指针位置之间的数据拷贝到所述内存区，其中，所述第N指针位置和所述第N+1指针位置之间的数据为所述中断时长对应的数据。

6.根据权利要求1所述的方法，其特征在于，所述处理器根据接收的中断信号，读取所述内存区中预设的打包时长对应的数据，包括：

所述处理器每接收一个中断信号，控制计数器加1；

当所述计数器的数值达到预设数值，所述处理器读取所述内存区中预设的打包时长对应的数据，其中，所述预设数值为所述打包时长和所述中断时长的比值；

所述处理器控制计数器清零。

7.根据权利要求1所述的方法，其特征在于，所述DMA控制器接收PCM接口发送的数据之前，还包括：

预先申请预设大小的带缓存的内存区；

将读取数据访问的内存修改为所述内存区。

8.一种数据传输读写速率匹配的系统，其特征在于，所述数据传输系统包括：DMA控制器和处理器；

所述DMA控制器，用于接收PCM接口发送的数据，并根据接收的数据发送中断信号至处理器；

所述处理器，用于根据接收到的两个连续的中断信号，将预设的中断时长对应的数据从DMA通道的内存拷贝到预先申请的内存区；以及，

还用于根据接收的中断信号，读取所述内存区中预设的打包时长对应的数据，其中，所述打包时长与所述中断时长的比值为正整数。

9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述方法的步骤。