[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括第一器件区和第二器件区，第一源漏掺杂层位于所述第一器件区中，第二源漏掺杂层位于所述第二器件区中；在基底上形成盖帽层，盖帽层覆盖第二源漏掺杂层且露出第一源漏掺杂层；在基底上形成覆盖第一源漏掺杂层和盖帽层的层间介质层；刻蚀层间介质层，在层间介质层中形成露出第一源漏掺杂层的第一开口以及露出第二源漏掺杂层上盖帽层的第二开口；在第一开口露出的第一源漏掺杂层中掺杂导电离子。本发明实施例，所述盖帽层起到了掩膜作用，对所述第一源漏掺杂层掺杂导电离子的过程中，盖帽层使得导电离子不易进入所述第二源漏掺杂层中，有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应。

在鳍式场效应晶体管(FinFET)中，源漏掺杂层与其他部件的接触电阻是关键参数，现有技术中是通过掺杂高浓度的掺杂离子来降低源漏掺杂层与其他部件的接触电阻。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极结构，所述基底包括第一器件区和第二器件区，所述第一器件区的所述栅极结构两侧的所述基底中具有第一源漏掺杂层，所述第二器件区的所述栅极结构两侧的所述基底中具有第二源漏掺杂层；在所述第二器件区的基底上形成盖帽层，所述盖帽层覆盖所述第二源漏掺杂层且露出所述第一源漏掺杂层；在所述基底上形成层间介质层，所述层间介质层覆盖所述第一源漏掺杂层和盖帽层；刻蚀所述第一源漏掺杂层和盖帽层上方的所述层间介质层，在所述层间介质层中形成露出所述第一源漏掺杂层的第一开口以及露出所述第二源漏掺杂层上所述盖帽层的第二开口；以所述盖帽层为掩模，在所述第一开口露出的所述第一源漏掺杂层中掺杂导电离子。

相应的，本发明实施例还提供一种半导体结构，包括：基底，包括第一器件区和第二器件区；器件栅极结构，位于所述基底上；第一源漏掺杂层，位于所述第一器件区的所述器件栅极结构两侧的所述基底中，第二源漏掺杂层，位于所述第二器件区的所述器件栅极结构两侧的所述基底中；盖帽层，位于所述第二源漏掺杂层上，且所述盖帽层露出所述第一源漏掺杂层；层间介质层，位于所述基底上；第一开口，位于所述层间介质层中，所述第一开口的底部露出所述第一源漏掺杂层；第二开口，位于所述层间介质层中，所述第二开口的底部露出所述第二源漏掺杂层上的所述盖帽层；导电离子，位于所述第一开口露出的所述第一源漏掺杂层中。

与现有技术相比，本发明实施例的技术方案具有以下优点：