[发明专利]存储装置及编程存储装置中存储单元的方法

说明书

本发明公开了一种存储装置及编程存储装置中存储单元的方法，所述存储装置包括：存储单元阵列，具有多个存储单元被排列为单元串列而耦接至金属位线；感测放大器，用于向存储单元阵列提供感测电流；以及存储控制器，用于控制感测放大器提供感测电流以在存储器存取周期存取数据。存储控制器执行包括以下的操作：在存储器存取周期的预充电阶段，提供预充电电压至感测放大器以驱动感测放大器，使得特定电压被提供给存储单元阵列；在第一感测阶段，提供预充电电压至感测放大器；及在第二感测阶段，提供感测电压以驱动感测放大器，使得提供给存储单元阵列的特定电压被维持。

技术领域

本发明是有关于一种存储装置，且特别是有关于一种存储装置及编程存储装置中存储单元的方法。

背景技术

存储单元可以在感测周期通过施加一组电压而被感测。为了感测来自高密度存储装置(例如，高密度NAND快闪存储装置)的数据，可以在适当时段的不同时序处将不同的电压施加到高密度存储装置。

发明内容

本申请描述涉及从存储装置中的存储单元感测数据的技术和系统。在一些实施方案中，其中存储装置的存储单元阵列具有寄生电容(例如，对应于金属位线(metal bitline,MBL))，从存储装置的感测放大器所提供的感测电流可被提供给寄生电容(亦称为电容单元)、一个或多个存储单元、或两者。感测电流作为通道电流提供给电容单元，并作为单元电流提供给存储单元。在一些情况下，在从预充电操作到感测操作的转变期间，感测放大器的输出节点处的电压差可以引起通道电流，使得感测电流的量不足以用于精确的感测操作。在这种情况下，存储控制器使用预充电电流对金属位线寄生电容进行预充电，使得当执行感测操作以从存储单元读取数据时，通道电流被降低或消除，同时大部分感测电流被提供作为用于从存储单元感测数据的单元电流。以此方式，通过将更多的感测电流分配为单元电流而非通道电流，可以执行精确的感测操作，从而减轻感测放大器的输出节点处的电压差的负面影响。

所公开的技术和系统可以减少或实质上消除感测放大器的输出节点处的电压差。在一些实施方案中，存储控制器在预充电和感测操作期间的适当时段，于适当时序处施加不同的电压，以减小或消除感测放大器的输出节点处的电压差，从而减少或消除通道电流。如此，此技术可以通过允许提供给存储单元阵列的感测电流用于单元电流而非通道电流，以提高感测操作的效率。

所公开的技术通过执行对存储单元阵列的金属位线预充电和感测放大器闩锁操作的并行操作，以提高感测放大器的感测精确度。通过在感测时序期间减小金属位线充电电流来减小感测杂讯，使得感测电流主要用于单元电流，从而提高存储单元的感测精确度。这对于实现更快的密集存储装置是有用的，例如具有三电平单元(triple-level cell,TLC)和四电平单元(quad-level cell,QLC)的存储装置，且特别是用于较低的参考感测电流。

通常，本发明中描述的目标的一个创新方面可实现于存储装置，存储装置包括：存储单元阵列，包括多个存储单元，存储单元被排列为一单元串列而耦接到金属位线；感测放大器，用于向存储单元阵列提供感测电流；以及存储控制器，用于控制感测放大器以向多个存储单元中的一个或多个存储单元提供感测电流，以在存储器存取周期从一个或多个存储单元存取数据。存储控制器执行包括以下的操作：在存储器存取周期的预充电阶段，向感测放大器提供预充电电压以驱动感测放大器，使得特定电压被提供给存储单元阵列；在存储器存取周期的第一感测阶段，向感测放大器提供预充电电压；在存储器存取周期的第二感测阶段，向感测放大器提供感测电压以驱动感测放大器，使得提供给存储单元阵列的特定电压被维持，其中预充电电压高于或低于感测电压。

前述和其他实施方案中各可单独地或组合地选择性地包括一个或多个以下的特征。特别地，一种实现方案包括所有以下特征的组合。多个存储单元中的一个或多个存储单元可以从感测放大器接收第一电流。存储单元阵列还可以包括对应于金属位线的电容电路，电容电路接收来自感测放大器的第二电流。感测电流是第一电流及第二电流之和。