[发明专利]用于在晶片级封装工艺中控制翘曲的方法和设备

说明书

公开了用于在晶片级封装工艺中控制翘曲的方法和设备。用于在衬底上产生精细间距图案化的方法和设备。在载体或无载体的衬底上完成所述衬底的翘曲校正。通过将所述衬底的温度升高到第一温度且保持为所述第一温度和将所述无载体的衬底冷却到第二温度来对所述衬底执行第一翘曲校正工艺。然后执行进一步晶片级封装处理，诸如在所述衬底上的聚合物层中形成通孔。然后通过将所述衬底的温度升高到第三温度且保持为所述第三温度和将所述衬底冷却到第四温度来在所述衬底上执行第二翘曲校正工艺。随着所述衬底的所述翘曲减小，可以用2/2μm l/s精细间距图案化来在所述衬底上形成再分布层。

相关申请的交叉引用

本申请要求于2018年10月26日提交的美国临时专利申请序列号62/751,200的权益，该专利以整体引用方式并入本文。

技术领域

本原理的实施例整体涉及用于封装半导体器件的半导体工艺。

背景技术

处理半导体晶片以在晶片表面上形成结构。在晶片的特定区域上的结构可以链接在一起以形成微电路。晶片可以具有在处理期间在晶片表面上构建的许多不同微电路。一旦已经完成晶片处理，就将晶片切开或切分以将微电路分离为半导体“芯片”。芯片通常含有复杂电路，该复杂电路需要与外部部件交互。芯片的内部电路过于微小，以致无法直接地连接到外部部件。为了克服外部连接问题，形成引出线，该引出线连接到芯片到焊盘或焊球的内部电路，从而允许外部连接。在半导体芯片的接下来的封装处理期间，在所谓的“再分布层”中形成引出线。

通过将芯片放置在表面上并在芯片上浇注模塑料以再次形成新的晶片或‘重构晶片’，可以将来自不同晶片的芯片组合在一起。模塑料硬化，使得可以一致地处理芯片以进行再分布层处理。常见技术是在处理期间将重构晶片结合到临时载体以提供刚性。然而，临时结合然后剥离是昂贵且耗时的，因此也可以采用无载体的技术。在晶片级封装工艺中，晶片可能变得翘曲。翘曲阻碍在晶片上形成精细间距RDL层的能力，从而大大地降低成品率。

因此，发明人提供了用于在晶片级封装工艺期间控制翘曲的改进的方法。

发明内容

用于在晶片级封装工艺中控制翘曲以提高成品率(尤其对于精细间距RDL层)的方法。

在一些实施例中，一种在晶片级封装工艺中在衬底上进行精细间距图案化的方法包括：通过将所述衬底斜升到第一温度且保持为所述第一温度达第一持续时间和将所述衬底斜升到第二温度且保持为所述第二温度达第二持续时间来对所述衬底执行第一翘曲校正工艺，其中所述第一温度大于所述第二温度；在所述衬底上的聚合物层中形成通孔；固化所述聚合物层；通过使所述衬底斜升到第三温度且保持为所述第三温度达第三持续时间和将所述衬底斜升到第四温度且保持为所述第四温度达第四持续时间来对所述衬底执行第二翘曲校正工艺，其中所述第三温度大于所述第四温度；以及用具有10/10μm或更小的线/空间的精细间距图案化来在所述衬底上形成再分布层。

在一些实施例中，所述方法还可以包括：其中所述精细间距图案化具有5/5μm或更小的线/空间；其中所述精细间距图案化具有2/2μm或更小的线/空间；其中在所述第二翘曲校正工艺之后，所述衬底具有500μm或更小的翘曲；其中在所述第二翘曲校正工艺之后，所述衬底具有400μm或更小的翘曲；其中所述第一翘曲校正工艺的所述第一温度大于所述第二翘曲校正工艺的所述第三温度；其中所述第一翘曲校正工艺的所述第一温度近似等于所述第二翘曲校正工艺的所述第三温度；其中后续第一翘曲校正工艺的后续第一温度基于所述第一翘曲校正工艺的所述第一温度；其中所述第一温度为约在所述衬底上的所述聚合物层的玻璃转变温度；其中所述第一温度、所述第二温度、所述第三温度或所述第四温度是通过线性地斜升而获得的；其中当在所述第一翘曲校正工艺之前已经执行等离子体气相沉积(PVD)工艺时，所述第一温度低于所述聚合物层的玻璃转变温度；其中所述衬底是由多个管芯组成的重构晶片；和/或执行化学机械抛光(CMP)工艺以增强所述精细间距图案化。