[发明专利]一种基于全自旋逻辑器件的2-4线译码器及其控制方法

说明书

本发明公开了一种基于全自旋逻辑器件的2‑4线译码器及其控制方法，译码器包括一个使能控制端S、两个输入端Asubgt;1/subgt;、Asubgt;0/subgt;和4个5输入择少逻辑门M5；使能控制端S与4个5输入择少逻辑门M5的输入端In3连接；输入端Asubgt;1/subgt;与第一5输入择少逻辑门M5、第二5输入择少逻辑门M5的输入端In2连接；输入端Asubgt;1/subgt;经第一反相器分别与第三5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In2连接；输入端Asubgt;0/subgt;与第一5输入择少逻辑门M5、第三5输入择少逻辑门M5的输入端In1连接；输入端Asubgt;0/subgt;经第二反相器分别与第二5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In1连接。本发明具有超高集成度、超低功耗、抗辐射和非易失性以及可持续缩小等优点。

技术领域

本发明涉及电路系统领域，尤其是一种数字电路中涉及的2-4线译码器。

背景技术

目前，主流的2-4线译码器主要是利用电压的高低来表示二进制信息，其基本构成器件是双极型晶体管或金属氧化物半导体场效应晶体管。如常用的74LS139型2-4线译码器，采用双极型工艺，其电源工作电压为5V左右。而74HC139型2-4线译码器，采用金属氧化物半导体场效应晶体管工艺制作，电源工作电压一般为2V-6V。

电子具有电荷与自旋这两个内禀属性，已有的2-4线译码器主要是利用电子电荷来表征二进制信息，由于电子隧穿、功率耗散、传输延迟等问题已越来越接近其物理极限。而自旋电子器件是利用电子自旋来表征信息，具有超低功耗、抗辐射、非易失性等优点。另外，全自旋逻辑(All Spin Logic,ASL)器件在信息处理、传输和存储等过程都使用电子自旋，无需附加额外的硬件结构来进行自旋信息和电荷信息间的不断转换，有望是下一代电子器件的重要候选者。

目前基于ASL器件的电路结构设计研究还相对较少，已知的电路主要包括反相器、择多逻辑门、全加器、RS触发器、D触发器等，但作为逻辑电路中的一个重要组成部分——译码器还尚未见报道，鉴于此，本专利基于ASL器件设计了2-4线译码器，该译码器具有一个使能控制端，用来控制允许译码或禁止译码，可方便地对2-4线译码器进行功能扩展。

发明内容

本发明目的在于提供一种可用于代码转换、数据分配、存贮器寻址和逻辑表达式表示等的基于全自旋逻辑器件的2-4线译码器。

为实现上述目的，采用了以下技术方案：本发明所述译码器的核心模块是五输入择少逻辑门，并利用基于磁隧道结(Magnetic Tunnel Junction,MTJ)的输入接口电路来输入信号进而避免扇出结构和长自旋沟道，所述译码器包括一个使能控制端S、至少两个输入端A₁、A₀和至少4个5输入择少逻辑门M5；

所述5输入择少逻辑门M5包括输入端In1、In2、In3、In4、In5和输出端Out1；

使能控制端S分别与4个5输入择少逻辑门M5的输入端In3输入接口连接；

输入端A₁一路分别与第一5输入择少逻辑门M5、第二5输入择少逻辑门M5的输入端In2输入接口连接；

输入端A₁另一路经第一反相器分别与第三5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In2输入接口连接；

输入端A₀一路分别与第一5输入择少逻辑门M5、第三5输入择少逻辑门M5的输入端In1输入接口连接；

输入端A₀另一路经第二反相器分别与第二5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In1输入接口连接；

四个5输入择少逻辑门M5的输入端In4和输入端In5分别输入逻辑1；