[发明专利]产生集成电路布局图的方法

说明书

一种产生集成电路布局图的方法，包括在第一列中布置具有第一单元高度的第一单元及在邻接第一列的第二列中布置具有高度小于第一单元高度的第二单元高度的第二单元。第一列及第二列沿第一方向延伸及相对于布线网格布置，布线网格包括沿第一方向的第一布线轨迹及沿垂直于第一方向的第二方向的第二布线轨迹。在沿第二布线轨迹延伸的每个第一单元内放置第一单元引脚。在每个第二单元中的选定通孔布局点上方放置第二单元引脚。至少一个第二单元引脚沿相应第二布线轨迹延伸跨过相应第二单元的边界且延伸至邻接相应第二单元的相应第一单元中。

技术领域

本案是关于一种产生集成电路布局图的方法，特别是关于一种产生具有不同单元高度的引脚的集成电路布局图的方法。

背景技术

在过去的几十年中，半导体元件的缩放遵循莫耳定律。由于微影术及整合限制，制造制程中的进步无法独立地跟上恒定元件缩放趋势，因此布局设计技术亦帮助半导体元件的进一步缩放。

发明内容

根据本案的一实施例是关于一种产生集成电路布局图的方法，其特征在于，方法包括在第一列中布置具有第一单元高度的多个第一单元；在邻接第一列的第二列中布置具有第二单元高度的多个第二单元，第二单元高度小于第一单元高度，且第一列及第二列沿第一方向延伸并相对于布线网格布置，布线网格包含沿第一方向延伸的多个第一布线轨迹及沿第二方向延伸的多个第二布线轨迹，第二方向垂直于第一方向；在多个第一单元的每个第一单元内放置多个第一单元引脚，多个第一单元引脚中的每一者沿多个第二布线轨迹的相应第二布线轨迹延伸；以及，在多个第二单元的每个第二单元中的多个选定通孔布局点上方放置多个第二单元引脚，多个第二单元引脚中的至少一个第二单元引脚沿多个第二布线轨迹的相应第二布线轨迹延伸跨过多个第二单元的相应第二单元的边界且延伸至邻接相应第二单元的多个第一单元的相应第一单元中。

附图说明

当结合随附附图阅读时，将自下文的详细描述最佳地理解本案的一实施例的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。

图1是根据一实施例的产生集成电路(IC)的布局图的方法的流程图；

图2A至图2F是根据一实施例的产生IC布局图的各阶段的布局图的描绘；

图3是根据一实施例的产生IC的布局图的方法的流程图；

图4A至图4C是根据一实施例的产生IC布局图的各阶段的布局图的描绘；

图5是根据一实施例的电子设计自动化(electronic design automation；EDA)系统的方块图；以及

图6是根据一实施例的IC制造系统及与其相关联的IC制造流程的方块图。

【符号说明】

100、300 产生集成电路布局图方法

102、104、106、108、110、112、302、304、306、308、310 步骤

200A、200B、200C、200D、200E、200F、400A、400B、400C 布局图

202 第一单元

204 第二单元

206a～206e 电力轨

212A、214A 顶部边界

212B、214B 底部边界

212C、214C 侧面边界

220 第一导电线

222、224、226、228 第一导电线