[发明专利]同质外延氮化镓衬底处理方法及氮化镓衬底

说明书

本发明适用于半导体技术领域，提供了一种同质外延氮化镓衬底处理方法及氮化镓衬底，所述方法包括：在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。本发明能够通过斜角干法刻蚀工艺，缓解GaN衬底表面不平整特性，减小硅的吸附面积，抑制副沟道效应。

技术领域

本发明属于半导体技术领域，尤其涉及一种同质外延氮化镓衬底处理方法及氮化镓衬底。

背景技术

相比于现有异质外延氮化镓(GaN)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件，同质外延GaN具有低位错密度，低电流崩塌、高可靠性和高击穿的优势。但是，由于GaN衬底表面易吸附杂质，常规同质外延GaN HEMT存在副沟道，器件漏电很大。

目前低漏电同质外延GaN HEMT器件结构均采用引入杂质补偿或者高温刻蚀工艺抑制副沟道，降低泄漏电流。但是，这些结构均未缓解衬底表面不平整，或者会加大不平整度，硅Si的吸附面积依然很大，暴漏在空气中依然会吸附Si，副沟道效应改善有限。

发明内容

有鉴于此，本发明实施例提供了一种同质外延氮化镓衬底处理方法及氮化镓衬底，以解决现有技术中因衬底表面不平整而造成副沟道效应的问题。

本发明实施例的第一方面提供了一种同质外延氮化镓衬底处理方法，包括：

在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。

本发明实施例的第二方面提供了一种氮化镓衬底，所述氮化镓衬底根据上述同质外延氮化镓衬底处理方法处理得到。

本发明实施例提供的同质外延氮化镓衬底处理方法在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。本发明实施例能够通过斜角干法刻蚀工艺，缓解GaN衬底表面不平整特性，减小硅的吸附面积，抑制副沟道效应。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的无斜角刻蚀工艺处理衬底时的衬底示意图；

图2是本发明实施例提供的斜角刻蚀工艺处理前的衬底示意图；

图3是本发明实施例提供的斜角刻蚀工艺处理后的衬底示意图；

图4是本发明实施例提供的两次干法刻蚀工艺处理的刻蚀角度示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。