[发明专利]沟槽栅半导体器件及其制备方法

说明书

本申请涉及一种沟槽栅半导体器件及其制备方法，该制备方法包括：提供半导体基底，在基底上开设沟槽，沟槽具有底槽以及自底槽顶部向上延伸以增大开口的顶槽，底槽具有第一侧壁，顶槽具有第二侧壁，第一侧壁的延伸方向与半导体基底上表面之间的夹角大于第二侧壁的延伸方向与半导体基底上表面之间的夹角；在沟槽内壁形成栅介质层；在沟槽内填入栅导电层。通过将沟槽设计为漏斗状，可以避免对沟槽进行填充时出现空洞和细缝。

技术领域

本申请涉及半导体领域，尤其涉及一种沟槽栅半导体器件及其制备方法。

背景技术

在半导体器件中，为增大电流密度，通常使用沟槽栅。在形成沟槽栅的具体工艺制程中，需要先开设沟槽，然后对沟槽进行填充，形成沟槽栅。由于沟槽一般具有较高的深宽比，常规沟槽的深宽比为7～10，由于深宽比较高，在对沟槽进行填充的过程中，容易出现填充物提前闭合、导致沟槽栅存在空洞或者细缝，影响器件性能。

目前，已有以下几种方式避免空洞或细缝：

第一种方式：提高沟槽侧壁的倾斜度，使沟槽开口从底部至顶部逐渐增大。这种方式虽然能够解决空洞和细缝的问题，但是，沟槽侧壁过于倾斜，会影响电场分布均匀性，从而影响器件的可靠性。尤其对具有高深宽比(＞10)的沟槽结构产品，受影响更大。

第二种方式：对沟槽进行多次填充。这种方式也能解决空洞和细缝的问题，然而，多次填充的工艺较为繁杂，且填充结构上表面平整度较差，同样会影响器件的可靠性。

发明内容

基于此，有必要针对目前在形成沟槽栅的过程中，对沟槽进行填充时容易出现细缝或者空洞的技术问题，提出一种新的沟槽栅半导体器件及其制备方法。

一种沟槽栅半导体器件制备方法，包括：

提供半导体基底，在所述基底上开设沟槽，所述沟槽具有底槽以及自底槽顶部向上延伸以增大开口的顶槽，所述底槽具有第一侧壁，所述顶槽具有第二侧壁，所述第一侧壁的延伸方向与所述半导体基底上表面之间的夹角大于所述第二侧壁的延伸方向与所述半导体基底上表面之间的夹角；

在所述沟槽内壁形成栅介质层；

在所述沟槽内填入栅导电层。

在其中一个实施例中，所述在所述沟槽内填入栅导电层，包括：

通过沉积工艺沉积导电材料，所述导电材料填充所述沟槽并覆盖所述半导体基底；

去除所述半导体基底上以及所述沟槽顶部的部分导电材料，保留的导电材料形成所述栅导电层。

在其中一个实施例中，所述去除所述半导体基底以及所述沟槽顶部的部分导电材料，包括：

通过各向同性干法刻蚀，平坦化所述基底上方的导电材料；

回刻所述导电材料，去除基底上方的导电材料；

刻蚀所述沟槽内的导电材料，去除所述沟槽顶部的部分导电材料，保留的导电材料形成栅导电层。

在其中一个实施例中，所述导电材料包括多晶硅，所述各向同性干法刻蚀的刻蚀剂包括四氟甲烷和氧气。

在其中一个实施例中，所述栅介质层为栅氧层；

在所述沟槽内壁形成栅介质层，包括：通过热氧化工艺在所述沟槽内壁形成栅介质层并同时在所述基底表面形成栅介质层；

所述回刻所述导电材料，包括：通过干法刻蚀工艺回刻所述导电材料，检测刻蚀反应产物的信号强度，根据刻蚀导电材料和刻蚀栅介质层所生成的反应产物的信号强度的不同，识别刻蚀终点，使回刻终止于所述基底上的栅介质层。

在其中一个实施例中，还包括：