[发明专利]沟槽栅半导体器件及其制备方法

权利要求书

1.一种沟槽栅半导体器件制备方法，其特征在于，包括：

提供半导体基底，在所述基底上开设沟槽，所述沟槽具有底槽以及自底槽顶部向上延伸以增大开口的顶槽，所述底槽具有第一侧壁，所述顶槽具有第二侧壁，所述第一侧壁的延伸方向与所述半导体基底上表面之间的夹角大于所述第二侧壁的延伸方向与所述半导体基底上表面之间的夹角；

在所述沟槽内壁形成栅介质层；

在所述沟槽内填入栅导电层。

2.如权利要求1所述的制备方法，其特征在于，所述在所述沟槽内填入栅导电层，包括：

通过沉积工艺沉积导电材料，所述导电材料填充所述沟槽并覆盖所述半导体基底；

去除所述半导体基底上以及所述沟槽顶部的部分导电材料，保留的导电材料形成所述栅导电层。

3.如权利要求2所述的制备方法，其特征在于，所述去除所述半导体基底以及所述沟槽顶部的部分导电材料，包括：

通过各向同性干法刻蚀，平坦化所述基底上方的导电材料；

回刻所述导电材料，去除基底上方的导电材料；

刻蚀所述沟槽内的导电材料，去除所述沟槽顶部的部分导电材料，保留的导电材料形成栅导电层。

4.如权利要求3所述的制备方法，其特征在于，所述导电材料包括多晶硅，所述各向同性干法刻蚀的刻蚀剂包括四氟甲烷和氧气。

5.如权利要求3所述的制备方法，其特征在于，所述栅介质层为栅氧层；

在所述沟槽内壁形成栅介质层，包括：通过热氧化工艺在所述沟槽内壁形成栅介质层并同时在所述基底表面形成栅介质层；

所述回刻所述导电材料，包括：通过干法刻蚀工艺回刻所述导电材料，检测刻蚀反应产物的信号强度，根据刻蚀导电材料和刻蚀栅介质层所生成的反应产物的信号强度的不同，识别刻蚀终点，使回刻终止于所述基底上的栅介质层。

6.如权利要求1所述的制备方法，其特征在于，还包括：

在所述沟槽两侧的半导体基底上表层形成与所述沟槽接触的掺杂区，所述掺杂区为源区或发射区，所述掺杂区的深度超过所述第二侧壁的深度。

7.如权利要求1所述的制备方法，其特征在于，所述栅导电层位于所述底槽内，所述栅导电层的上表面与所述第一侧壁的顶端齐平。

8.如权利要求1至7任一项所述的制备方法，其特征在于，所述第二侧壁的延伸方向与所述半导体基底上表面的夹角范围为76°～80°，所述第一侧壁的延伸方向与所述半导体基底上表面的夹角范围为89°～90°。

9.如权利要求1至7任一项至所述的制备方法，其特征在于，所述底槽的深宽比大于10。

10.一种沟槽栅半导体器件，其特征在于，包括：

半导体基底；

沟槽栅，包括开设于所述半导体基底内的沟槽和填充于所述沟槽内的栅介质层和栅导电层，其中，所述沟槽具有底槽以及自底槽顶部向上延伸以增大开口的顶槽，所述底槽具有第一侧壁，所述顶槽具有第二侧壁，所述第一侧壁的延伸方向与所述半导体基底上表面之间的夹角大于所述第二侧壁的延伸方向与所述半导体基底上表面之间的夹角；所述栅导电层的上表面与所述第一侧壁的顶端齐平，所述栅介质层形成于所述栅导电层与所述沟槽内壁之间。