[发明专利]一种片上系统以及存储器

说明书

本申请公开了一种片上系统以及存储器，其中，该片上系统包括处理器和存储器，存储器连接处理器的系统总线，存储器基于FPGA的逻辑资源实现，该存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。通过上述方式，利用FPGA可编程的特点，可以对存储器的容量大小进行动态分配，提高了FPGA的易用性，降低了存储器的设计难度。

技术领域

本申请涉及片上系统技术领域，特别是涉及一种片上系统以及存储器。

背景技术

片上系统(SoC：System-on-a-chip)指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括处理器、存储器、以及外围电路等。SoC是与其它技术并行发展的，如绝缘硅(SOI)，它可以提供增强的时钟频率，从而降低微芯片的功耗。

现有的片上系统中的存储器，其存储容量是固定的，无法进行动态的配置，相对不太灵活，设计较为复杂。

发明内容

为解决上述问题，本申请提供了一种片上系统以及存储器，能够利用FPGA可编程的特点，对存储器的容量大小进行动态分配，提高了FPGA的易用性，降低了存储器的设计难度。

本申请采用的一个技术方案是：提供一种片上系统，该片上系统包括处理器和存储器，存储器连接处理器的系统总线，存储器基于FPGA的逻辑资源实现，存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。

其中，系统总线接口根据控制器中的寄存器的地址深度，以及多个功能接口模块中的存储容量分配情况，对处理器的存储地址空间进行地址分段，并在地址分段与寄存器的寄存器地址之间形成映射关系，并进一步通过系统总线将映射关系发送至处理器，以使得处理器能够根据映射关系产生存储地址信号。

其中，地址译码器，连接系统总线，用于将处理器通过系统总线发送的存储地址信号映射成对应的功能接口模块映射的寄存器地址信号，进一步发送至控制器；片选选择器，连接系统总线，用于根据处理器通过系统总线发送的片选信号，并将片选信号发送给控制器，以使控制器根据片选信号选中对应的功能接口模块并建立连接，以进行数据信号的传输；数据通道，连接系统总线和控制器。

其中，地址译码器进一步连接片选选择器，地址译码器在将存储地址信号成功映射成寄存器地址信号之后进一步产生读写使能信号，并发送至片选选择器，进而由片选选择器通过控制器转发至选中的功能接口模块。

其中，控制器包括控制模块和多个寄存器；其中，控制模块连接系统总线接口，每一寄存器分别连接控制模块和功能接口模块的一个端口，控制模块用于根据处理器通过系统总线发送的寄存器地址信号对相应的寄存器进行操作。

其中，多个寄存器包括控制寄存器、状态寄存器、读数据寄存器和写数据寄存器。

其中，控制器包括多个寄存器组，每个寄存器组对应一个功能接口模块，每个寄存器组分别包括控制寄存器、状态寄存器、读数据寄存器和写数据寄存器。

其中，功能接口模块包括：存储器接口，连接控制器和系统总线接口，用于与控制器和系统总线接口进行数据通信；存储器功能模块，连接存储器接口，用于对数据进行存储；其中，存储器接口包括时钟端口、复位端口、控制端口、状态端口、读数据端口和写数据端口。

其中，存储器为随机存储器。