[发明专利]一种基于FPGA的基2-2快速傅里叶变换硬件设计方法

说明书

本发明涉及一种基于FPGA的基2‑2快速傅里叶变换硬件设计方法，由四级相似的蝶形单元、旋转因子乘法器模块、正序输出模块和控制模块组成：每级蝶形单元电路结构和工作方式均相似，只是其中的移位寄存器深度按等比数列方式依次递减；蝶型单元，其作用是对输入数据的实部和虚部进行加减运算，运算结果进入后面的旋转因子乘法器单元，实现数据与旋转因子相乘的功能，其中奇数级进入简单旋转因子乘法器单元，而偶数级进入通用旋转因子乘法器单元，其中第四级运算之后的旋转因子都为1；正序输出模块通过比特反位的方式将最终数据结果重新排序，使其按照正确的顺序输出。

技术领域

本发明属于超大规模集成电路(Very Large Scale Integration，简称VLSI)设计范畴，设计出一种基于现代FPGA技术特点的基2²算法结构的快速傅里叶变换的硬件实现结构。

背景技术

快速傅里叶变换(Fast Fourier Transform，FFT)由离散傅里叶变换(DiscreteFourier Transformation,DFT)发展而来，已经成为信号处理中最重要的算法之一，在通信、滤波以及数字频谱分析等领域都有着广泛应用。为满足数字信号处理的实时性需求，人们已经提出许多算法和硬件结构，来提高处理速度以及减少硬件资源的使用情况。

目前主要有Good-Thomas算法、Winograd算法、CORDIC算法以及Cooley-Tukey算法四种形式。其中Cooley-Tukey算法应用最多，该算法于1965年被J.W.Cooley和J.W.Tukey提出，它利用旋转因子的特性，将一维长序列的DFT转换为容易计算的二维或多维DFT，从而减少运算量。分解的基数越高，运算量越少，但蝶形结构越复杂而不易实现。紧接着G.Sande和J.W.Tukey又提出了快速频域抽取(Decimation In Frequency,DIF)基2算法，使得FFT得到了迅速的发展，其应用成为可能，开启了数字信号处理的新纪元。1996年瑞典隆德大学的Prof.He在论文《ANew Approach to Pipeline FFT Processor》^[1]中综合了高基数算法硬件消耗少和基2算法易于实现的优点提出了基2²-FFT算法，其以运算量小、蝶形运算简单等优势，一经提出便得到了迅速发展，此算法的提出是FFT硬件架构设计的里程碑。

目前FFT处理器的典型处理方式主要有顺序处理，流水线处理，并行处理和阵列处理四种，这几种处理方式的硬件消耗依次增加，运算速度也依次提升，综合折中考虑这两个因素，流水线处理方式有较大优势。它是把一个重复的过程分解为几个独立并行的子过程，每一级都使用一个独立的蝶形运算单元和存储单元，用它们来完成这一级所有数据的计算和保存工作，各蝶形运算单元之间按照顺序工作。上世纪70年代开始至今，流水线型FFT架构发展出两种常用结构：一种是串行流水线结构，这种结构每个时钟周期处理1个采样点数据，主要有单路延迟反馈结构(Single-path Delay Feedback,SDF)和单路延迟交叉结构(Single-path Delay Commutator,SDC)；另一种是并行流水线结构，这种结构每个时钟周期处理多个采样点数据，主要有多路径延迟反馈结构(Multi-path Delay Feedback,MDF)和多路延迟交叉结构(Multi-path Delay Commutator,MDC)。