[发明专利]一种基于FPGA的基2-2快速傅里叶变换硬件设计方法

权利要求书

1.一种基于FPGA的基2-2快速傅里叶变换硬件设计方法，采用16点基于串行蝶形单元的基2²FFT的整体架构，此架构由四级相似的蝶形单元、旋转因子乘法器模块、正序输出模块和控制模块组成：每级蝶形单元电路结构和工作方式均相似，只是其中的移位寄存器深度按等比数列方式依次递减，分别为8、4、2、1；蝶型单元，其作用是对输入数据的实部和虚部进行加减运算，运算结果进入后面的旋转因子乘法器单元，实现数据与旋转因子相乘的功能，其中奇数级进入简单旋转因子乘法器单元，而偶数级进入通用旋转因子乘法器单元，其中第四级运算之后的旋转因子都为1；正序输出模块通过比特反位的方式将最终数据结果重新排序，使其按照正确的顺序输出；控制模块的作用是控制以上所有模块满足流水线时序要求、正常工作，其中，简单旋转因子乘法器的乘虚部操作通过将数据的实部取反后再把实部虚部换位完成；通用旋转因子乘法器单元需要将数据与旋转因子相乘，用移位和加法器构成无乘法器结构的常数乘法器；

蝶形单元为采用如下的改进SDF蝶形架构：包括2个移位寄存器SRL1、SRL2和2个加法器以及2个多路选择器MUX1、MUX2，其中2个移位寄存器被综合进同一个LUT，将2个多路选择器分别放在相应的加法器之前；多路选择器在控制信号的作用下，用于选择需要完成计算的两个数据，其中第一多路选择器用于选择第一移位寄存器SRL1中的数据或是这个数据按位取反之后的结果，第二多路选择器用于选择择已经被存入第二移位寄存器SRL2中的数据或是刚刚输入的数据；两个加法器分别完成由两个选择器所选数据的实部和虚部的相加操作；

蝶形单元工作流程为：输入数据依次进入SRL1、SRL2中，且每时钟周期右移一位，当控制信号S为1时，多路选择器MUX1依次输出SRL1中的数据，MUX2依次输出刚刚输入的数据，S经过反相器后为0，则两个加法器分别完成两个多路选择器输出数据的实部和虚部的加法操作；当S为0时，MUX1依次输出SRL1中数据按位取反之后的结果，MUX2依次输出SRL2中存储的数据，S经过反相器后为1，则两个加法器分别完成两个多路选择器输出数据的实部和虚部的减法操作；

采用多常数乘法器MCM设计方法最大限度的复用不同旋转因子乘法器的相同部分。