[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和位于衬底上的鳍部，与鳍部的延伸方向相垂直的方向为横向；在衬底上形成覆盖部分鳍部侧壁的隔离材料层，隔离材料层露出的鳍部为顶鳍部；在顶鳍部的侧壁上形成保护层；去除部分厚度的隔离材料层，形成隔离层，隔离层覆盖的鳍部为底鳍部；沿横向对保护层和隔离层露出的鳍部侧壁进行减薄处理，形成颈鳍部；形成栅极结构，栅极结构覆盖顶鳍部和颈鳍部的部分顶壁和部分侧壁。本发明实施例，减薄处理得到的颈鳍部的横向尺寸较小，栅极结构底部覆盖的颈鳍部，从而栅极结构底部对颈鳍部具有较强的控制能力，有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体及其形成方法，提升半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和位于所述衬底上的鳍部，与所述鳍部的延伸方向相垂直的方向为横向；在所述鳍部露出的所述衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部的部分侧壁，所述隔离材料层露出的所述鳍部为顶鳍部；在所述顶鳍部的侧壁上形成保护层；形成所述保护层后，去除部分厚度的所述隔离材料层，形成所述隔离层；沿所述横向对所述保护层和所述隔离层露出的所述鳍部侧壁进行减薄处理，形成颈鳍部；形成所述颈鳍部后，形成栅极结构，所述栅极结构横跨所述顶鳍部和所述颈鳍部，且所述栅极结构覆盖所述顶鳍部和所述颈鳍部的部分顶壁和部分侧壁。

可选的，所述减薄处理的步骤包括：氧化所述保护层和所述隔离层露出的所述鳍部侧壁，形成氧化层；去除所述氧化层。

可选的，利用O₂进行灰化工艺，氧化所述保护层和所述隔离层露出的所述鳍部侧壁。

可选的，采用湿法刻蚀工艺去除所述氧化层。

可选的，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。

可选的，氧化所述保护层和所述隔离层露出的所述鳍部侧壁的步骤中，所述氧化层的厚度为0.5纳米至2.5纳米。

可选的，氧化所述保护层和所述隔离层露出的所述鳍部侧壁的过程中，还氧化所述保护层，形成氧化保护层；去除所述氧化层的过程中，还去除所述氧化保护层。

可选的，所述保护层的材料为无定形硅或硅。

可选的，沿所述横向方向所述保护层的厚度为1纳米至10纳米。

可选的，形成所述保护层的步骤包括：在所述顶鳍部以及所述顶鳍部露出的所述隔离材料层上保形覆盖保护材料层；去除所述顶鳍部顶部以及所述隔离材料层上的所述保护材料层，位于所述顶鳍部侧壁上剩余的所述保护材料层作为所述保护层。