[发明专利]锁存比较器、与其有关的时钟发生电路和半导体装置有效
申请号: | 201910972136.1 | 申请日: | 2019-10-14 |
公开(公告)号: | CN111585549B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 朴奎泰;金永旭 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H03K5/24 | 分类号: | H03K5/24;H03K3/2897 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;周晓雨 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 比较 与其 有关 时钟 发生 电路 半导体 装置 | ||
本发明提供一种锁存比较器、与其有关的时钟发生电路和半导体装置。锁存比较器包括第一放大电路、第二放大电路和锁存电路。当半导体装置的操作速度相对较慢时,第一放大电路基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平。当半导体装置的操作速度相对较快时,第二放大电路基于第一输入信号和第二输入信号来改变第三输出节点和第四输出节点的电压电平。锁存电路根据半导体装置的操作速度,基于第一输出节点和第二输出节点的电压电平或基于第三输出节点和第四输出节点的电压电平来产生第一锁存信号和第二锁存信号。
相关申请的交叉引用
本申请要求2019年2月18日向韩国知识产权局提交的申请号为10-2019-0018492的韩国专利申请的优先权,其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例大体涉及集成电路技术,并且更具体地,涉及被配置为产生时钟信号的半导体装置。
背景技术
电子设备包括许多电子元件,并且计算机系统包括很多半导体装置,每个半导体装置包括半导体。构成计算机系统的半导体装置可以通过接收和发送时钟信号和数据来彼此通信。半导体装置可以同步于时钟信号来操作。通常,诸如处理器和控制器的主设备可以通过诸如锁相环电路的时钟发生电路来产生系统时钟信号。诸如存储器件的从设备可以通过时钟总线接收系统时钟信号,该系统时钟信号通过主设备产生。从设备可以接收系统时钟信号,并且可以从系统时钟信号产生内部时钟信号。例如,存储器件可以包括内部时钟发生电路,并且可以从系统时钟信号产生具有各种相位的内部时钟信号。
发明内容
在一个实施例中,一种锁存比较器可以包括第一放大电路、第二放大电路和锁存电路。第一放大电路可以被配置为基于频率检测信号,通过放大第一输入信号和第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平。第二放大电路可以被配置为基于所述频率检测信号,通过放大所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平。第二电压电平可以低于第一电压电平。锁存电路可以被配置为基于所述频率检测信号和第二使能信号,基于第一输出节点的电压电平和第二输出节点的电压电平来产生第一锁存信号和第二锁存信号,或者基于第三输出节点的电压电平和第四输出节点的电压电平来产生所述第一锁存信号和第二锁存信号。
在一个实施例中,一种锁存比较器可以包括放大电路和锁存电路。放大电路可以被配置为:当第一输入信号的电压电平和第二输入信号的电压电平在第一范围内时,基于所述第一输入信号和所述第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平,以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在高于第一范围的第二范围内时,基于所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平。第二电压电平可以低于第一电压电平。锁存电路可以被配置为:当所述第一输入信号的电压电平和所述第二输入信号的电压电平在第一范围内时,基于第一输出节点的电压电平和第二输出节点的电压电平来产生第一锁存信号和第二锁存信号,以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在第二范围内时,基于第三输出节点的电压电平和第四输出节点的电压电平来产生所述第一锁存信号和第二锁存信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910972136.1/2.html,转载请声明来源钻瓜专利网。