[发明专利]锁存比较器、与其有关的时钟发生电路和半导体装置

权利要求书

1.一种锁存比较器，包括：

第一放大电路，被配置为：当频率检测信号被使能时，通过放大第一输入信号和第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平；

第二放大电路，被配置为：当所述频率检测信号被禁止时，通过放大所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平，所述第二电压电平低于所述第一电压电平；和

锁存电路，被配置为：基于所述频率检测信号，基于所述第一输出节点的电压电平和所述第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，或者基于所述第三输出节点的电压电平和所述第四输出节点的电压电平来产生所述第一锁存信号和所述第二锁存信号。

2. 如权利要求1所述的锁存比较器，其中，所述第一放大电路包括：

第一差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第一输出节点的电压电平和所述第二输出节点的电压电平之中的一个改变为所述第一电压电平；和

第一电压切换电路，被配置为：基于所述频率检测信号，向所述第一差分电路提供具有所述第一电压电平的第一电压。

3. 如权利要求2所述的锁存比较器，其中，所述第一差分电路包括：

第一P沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第二输出节点的电压电平改变为所述第一电压电平；和

第二P沟道MOS晶体管，被配置为通过接收所述第二输入信号将所述第一输出节点的电压电平改变为所述第一电压电平。

4. 如权利要求1所述的锁存比较器，其中，所述第二放大电路包括：

第二差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第三输出节点的电压电平和所述第四输出节点的电压电平之中的一个改变为所述第二电压电平；和

第二电压切换电路，被配置为：基于使能信号，向所述第二差分电路提供具有所述第二电压电平的第二电压。

5. 如权利要求4所述的锁存比较器，其中，所述第二差分电路包括：

第一N沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第四输出节点的电压电平改变为所述第二电压电平；和

第二N沟道MOS晶体管，被配置为通过接收所述第二输入信号将所述第三输出节点的电压电平改变为所述第二电压电平。

6. 如权利要求1所述的锁存比较器，

其中，当所述频率检测信号被使能时，所述锁存电路基于所述第一输出节点的电压电平和所述第二输出节点的电压电平，产生所述第一锁存信号和所述第二锁存信号，以及

其中，当所述频率检测信号被禁止时，所述锁存电路基于所述第三输出节点的电压电平和所述第四输出节点的电压电平，产生所述第一锁存信号和所述第二锁存信号。

7.如权利要求1所述的锁存比较器，其中，所述锁存电路包括：

节点切换电路，被配置为：基于所述频率检测信号和使能信号，将所述第一输出节点电耦接到所述第三输出节点和第一锁存节点，以及将所述第二输出节点电耦接到所述第四输出节点和第二锁存节点；

第一反相电路，被配置为：通过基于所述第二锁存节点的电压电平锁存所述第一锁存节点的电压电平，产生所述第一锁存信号；和

第二反相电路，被配置为：通过基于所述第一锁存节点的电压电平锁存所述第二锁存节点的电压电平，产生所述第二锁存信号。

8.如权利要求7所述的锁存比较器，其中，所述锁存电路还包括电流路径阻断电路，其被配置为：基于所述第一锁存节点的电压电平和所述第二锁存节点的电压电平，阻断通过所述第一锁存节点和所述第二锁存节点的至少一个电流泄漏路径。

9.如权利要求1所述的锁存比较器，还包括输出锁存电路，其被配置为基于所述第二锁存信号将输出信号使能，以及基于所述第一锁存信号将所述输出信号的互补信号使能。