[发明专利]GOA电路

说明书

一种GOA电路，每一GOA单元包括上拉控制电路，其控制端接收第一控制信号，其第二端输出第二控制信号；上拉电路，包括第一晶体管，其控制端连接于所述上拉控制电路的第二端，其第一端接收第一时钟信号，其第二端输出驱动信号；自举电容，连接于所述上拉控制电路的第二端与所述第一晶体管的第二端之间；以及级传电路，包括第二晶体管，其控制端连接于所述上拉控制电路的第二端，其第二端输出级传信号；其中，所述第一时钟信号的占空比小于33％。本发明提供的GOA电路，能够有效改善PBTS问题，延长GOA电路使用寿命。

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路。

背景技术

随着显示技术的不断发展，人们高对比度，高分辨率，窄边框，薄型化的需求日益强烈。为了实现这一目的，目前液晶显示、有机发光二级管显示等显示技术的主流产品，广泛采用GOA(Gate Driver on Array)驱动电路作为栅极驱动电路。

目前大多数的GOA电路，皆存在上拉控制端及下拉控制端，两者通过反相器连接。在一帧中，下拉控制端仅在上拉控制端高电平时为低电平，其余时间皆为高电平，因此下拉控制端控制的薄膜晶体管器件及反相器中常接高电平端的薄膜晶体管器件容易受到PBTS(positive bias temperature stress)影响，造成薄膜晶体管的阈 值电压正漂，影响下拉维持能力，进而导致GOA电路寿命减短。

发明内容

本发明提供一种GOA电路，其中反相器部分，剔除了常接高电平端的设计，反相器的输入端改为接收时钟信号，以解决现有的GOA电路，下拉控制端控制的薄膜晶体管器件及反相器中常接高电平端的薄膜晶体管器件容易受到PBTS影响，造成薄膜晶体管的阈 值电压正漂，影响下拉维持能力，进而导致GOA电路寿命减短的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种GOA电路，包括级联的多个GOA单元，每一所述GOA单元包括上拉控制电路，所述上拉控制电路的控制端接收第一控制信号，所述上拉控制电路的第二端输出第二控制信号；上拉电路，包括第一晶体管，所述第一晶体管的控制端连接于所述上拉控制电路的第二端，所述第一晶体管的第一端接收第一时钟信号，所述第一晶体管的第二端输出驱动信号；自举电容，连接于所述上拉控制电路的第二端与所述第一晶体管的第二端之间；以及级传电路，包括第二晶体管，所述第二晶体管的控制端连接于所述上拉控制电路的第二端，所述第二晶体管的第一端接收所述第一时钟信号，所述第二晶体管的第二端输出级传信号；其中，所述第一控制信号为上一级GOA单元的级传信号或起始信号，所述第一时钟信号的占空比小于33％。

在本发明的至少一种实施例中，所述上拉控制电路的第一端连接于所述上拉控制电路的控制端。

在本发明的至少一种实施例中，所述上拉控制电路包括第三晶体管；第四晶体管，所述第四晶体管的第一端连接于所述第三晶体管的第二端，所述第四晶体管的第二端连接于所述第一晶体管的控制端；以及第五晶体管，所述第五晶体管的控制端连接于所述第二晶体管的第二端，所述第五晶体管的第一端连接于所述第四晶体管的第一端，所述第五晶体管的第二端连接于所述第二晶体管的第二端。

在本发明的至少一种实施例中，每一所述GOA单元还包括第一下拉电路，所述第一下拉电路包括第六晶体管，所述第六晶体管的控制端接收下一级GOA单元的级传信号，所述第六晶体管的第一端连接于所述第一晶体管的第二端，所述第六晶体管的第二端连接于第一低电压端；第七晶体管，所述第七晶体管的控制端连接于所述第六晶体管的控制端，所述第七晶体管的第一端连接于所述上拉控制电路的第二端；第八晶体管，所述第八晶体管的控制端连接于所述第七晶体管的控制端，所述第八晶体管的第一端连接于所述第七晶体管的第二端，所述第八晶体管的第二端连接于第二低电压端。

在本发明的至少一种实施例中，所述第八晶体管的第一端连接于所述第五晶体管的第一端。