[发明专利]半导体结构及其制备方法

说明书

本公开提供一种半导体结构及其制备方法。该半导体结构具有一下层半导体层、一隔离层、一第一半导体穿孔、一第二半导体穿孔以及一上导电连接部。该隔离层配置在该下层半导体层上。该第一半导体穿孔连续地延伸穿过该隔离层。该第一半导体穿孔具有一第一上端，该第一上端位在该隔离层上。该第二半导体穿孔连续地延伸穿过该隔离层。该第二半导体穿孔具有一第二上端，该第二上端位在该隔离层上。该上导电连接部侧向地连接该第一上端的一第一上侧表面与该第二上端的一第二上侧表面。

技术领域

本公开主张2019/06/13申请的美国正式申请案第16/440,112号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体结构及其制备方法。特别涉及一种具有多个半导体穿孔的半导体结构及其制备方法。

背景技术

对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，电子装置持续地变得越来越小的同时，亦提供较佳的性能与具有较大数量的集成电路。为了获得半导体元件的小型化尺寸，提供具有多个半导体穿孔的一传统的半导体结构，以降低电阻，以使半导体结构可具有提升的导电效率以及缩小尺寸。

所述现有的半导体结构具有一下层半导体层、多个半导体晶粒、多个半导体穿孔(through semiconductor vias)以及一电性连接垫。该等半导体晶粒配置在下层半导体层上。该等半导体穿孔延伸穿过下层半导体层与该等半导体晶粒，且该等半导体穿孔被用来使该等半导体晶粒相互电性连接，以及电性连接位在该等半导体晶粒上或位在下层半导体层下的另一半导体元件。电性连接垫配置在该等半导体晶粒上，以使一些邻近的该等半导体穿孔相互内连线(interconnect)。

然而，当半导体元件变得更小时，其逐渐变得更难将电性连接垫配置在正确的位置。若是电性连接垫在不正确的位置的话，则会对半导体元件的导电效能产生不利的影响。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体结构。该半导体结构包括一下层半导体层、一隔离层、一第一半导体穿孔、一第二半导体穿孔以及一上导电连接部。该隔离层配置在该下层半导体层上。该第一半导体穿孔连续地延伸穿过该隔离层。该第一半导体穿孔具有一第一上端，该第一上端位在该隔离层上。该第二半导体穿孔连续地延伸穿过该隔离层。该第二半导体穿孔具有一第二上端，该第二上端位在该隔离层上。该上导电连接部侧向地连接该第一上端的一第一上侧表面与该第二上端的一第二上侧表面。

在本公开的一些实施例中，该第一半导体穿孔具有一第一穿孔宽度，该第二半导体穿孔具有一第二穿孔宽度，且该第一穿孔宽度大于该第二穿孔宽度。

在本公开的一些实施例中，该上导电连接部由一自对准沉积(self-aligneddeposition)工艺所形成。

在本公开的一些实施例中，该第一半导体穿孔包含铜材料，且该第二半导体穿孔包含铜材料。

在本公开的一些实施例中，该上导电连接部含有铜锗合金(Cu_xGe_y)。

在本公开的一些实施例中，该下层半导体层为一半导体基底。

在本公开的一些实施例中，该第一半导体穿孔连续地延伸穿过该下层半导体层，且该第二半导体穿孔连续地延伸穿过该下层半导体层。

本公开的一些实施例中，所述的半导体结构还包括多个半导体晶粒配置在该下层半导体层上的一堆叠。

本公开的一些实施例中，所述的半导体结构还包括一第一保护层以及一第二保护层，该第一保护层围绕该第一半导体穿孔设置，该第二保护层围绕该第二半导体穿孔设置。