[发明专利]GOA电路及显示装置

说明书

本揭示提供一种GOA电路及显示装置，所述GOA电路包括级联设置的多个GOA单元，其中第n级GOA单元包括上拉控制电路、上拉电路、下拉电路、下拉维持电路、信号转换电路，所述n为正整数；其中，所述上拉控制电路包括第一时钟信号输入端、第n级扫描驱动信号输入端、级传信号输入端以及上拉控制信号输出端，所述上拉电路与所述上拉控制信号输出端耦接于第一公共点，所述下拉电路耦接所述第一公共点、所述第n级扫描驱动信号输出端、所述下拉维持电路以及直流低压信号输入端，所述信号转换电路耦接所述第一时钟信号输入端和所述直流低压信号输入端，从而在锁定第一公共点点位的同时，实现清除上拉控制电路中节点电荷的目的，提高GOA电路的可靠性。

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路及显示装置。

背景技术

阵列基板栅极驱动(Gate Driver on Array,GOA)技术是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式。

因为GOA技术可以节省栅极驱动芯片、实现窄边框等优势，目前GOA技术已经广泛的应用于面板设计当中，因此不断优化GOA电路，使GOA性能更加稳定，显得尤为重要。为了使GOA维持稳定，需要确保上拉控制信号点具有足够的余量，为了有效避免由于上拉控制信号点的漏电导致GOA电路余量过小，对原本接上拉控制信号点的薄膜晶体管进行了特殊设计，将上拉控制电路中原本的1个薄膜晶体管增加为现有的3个薄膜晶体管，能够更好地锁住上拉控制信号点的漏电，但是由于3薄膜晶体管架构的设定，会有一些残存的电荷累计在薄膜晶体管相连接的节点处，对薄膜晶体管造成伤害，影响薄膜晶体管的寿命，合理清理薄膜晶体管中的残余电荷显得尤为重要。

综上所述，现有GOA电路的3薄膜晶体管架构中薄膜晶体管的节点处存在残余电荷累计，影响薄膜晶体管寿命的问题。故，有必要提供一种GOA电路及显示装置来改善这一缺陷。

发明内容

本揭示实施例提供一种GOA电路及显示装置，用于解决现有GOA电路的3薄膜晶体管架构中薄膜晶体管的节点处存在残余电荷累计，影响薄膜晶体管寿命的问题。

本揭示实施例提供一种GOA电路，包括级联设置的多个GOA单元，其中第n级GOA单元包括上拉控制电路、上拉电路、下拉电路、下拉维持电路、信号转换电路，所述n为正整数；

其中，所述上拉控制电路包括第一时钟信号输入端、第n级扫描驱动信号输入端、级传信号输入端以及上拉控制信号输出端，所述上拉电路与所述上拉控制信号输出端耦接于第一公共点，所述下拉电路耦接所述第一公共点、所述第n级扫描驱动信号输出端、所述下拉维持电路以及直流低压信号输入端，所述信号转换电路耦接所述第一时钟信号输入端和所述直流低压信号输入端。

根据本揭示一实施例，所述上拉控制电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极耦接所述级传信号输入端，所述第一薄膜晶体管的源极耦接所述级传信号输入端，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极以及所述第三薄膜晶体管的漏极耦接于第一节点，所述第二薄膜晶体管的漏极耦接所述上拉控制信号输出端，所述第三薄膜晶体管的栅极耦接所述第一时钟信号输入端，所述第三薄膜晶体管的源极耦接所述第n级扫描驱动信号输入端。

根据本揭示一实施例，当1≤n≤4时，所述级传信号输入端输入一初始信号，所述上拉控制电路根据所述初始信号、第一时钟信号以及扫描驱动信号输出上拉控制信号；当n＞4时，所述级传信号输入端输入第n-4级GOA单元输出的第n-4级级传信号，所述上拉控制电路根据所述第n级扫描驱动信号、所述第一时钟信号以及所述第n-4级级传信号输出所述上拉控制信号。

根据本揭示一实施例，所述上拉电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极耦接第一公共点，所述第四薄膜晶体管的源极耦接所述第一时钟信号输入端，所述第四薄膜晶体管的漏极耦接所述第n级扫描驱动信号输出端。