[发明专利]接触结构、半导体器件结构及其制备方法

说明书

本发明涉及一种接触结构、半导体器件结构及其制备方法，接触结构包括：导电插塞；钝化保护层，覆盖所述导电插塞的侧壁。上述接触结构中通过在导电插塞的侧壁形成钝化保护层，防止导电插塞暴露于空气中，避免导电插塞的表面被氧化，在酸洗工艺中钝化保护层可以保护导电插塞不被去除，确保导电插塞的形貌完整，保证了器件的导电性能。

技术领域

本发明涉及于半导体集成电路制造技术领域，特别是涉及一种接触结构、半导体器件结构及其制备方法。

背景技术

DRAM(Dynamic Random Access Memory，即动态随机存取存储器)制程工艺中的接触结构(譬如，位线接触结构)一般通过填充掺杂多晶硅后干法刻蚀而形成，然而现有工艺形成位线结构的多晶硅侧壁在接触空气后表面易被氧化形成氧化硅，并且在后续干法刻蚀后的酸洗工艺中被侧蚀，导致位线接触结构的侧壁轮廓被损坏，存储元件中的位线的宽度随之缩小，宽度变窄会造成其阻值的上升，使得存储单元的电流变小而导致过高的位线负载，降低位线的导电速率。

同时，随着半导体技术的不断发展，半导体集成电路器件的特征尺寸不断缩小，作为半导体集成电路器件一种，DRAM的特征尺寸也越来越小，为了追求更小的特征尺寸，提高DRAM的性能是需要被不断探索的问题。DRAM的性能由多方因素决定，其中存储器中的晶体管源极电连接至位线(bit line)以形成电流传输通路，高深宽比的位线接触孔及位线接触结构在刻蚀形成过程中由于负载效应会造成轮廓不均匀，从而影响位线接触结构的导电性能。

发明内容

基于上述情况，针对传统中存储器的的位线接触结构轮廓不均匀，影响位线接触导电性的问题，提供一种接触结构、半导体器件结构及其制备方法。

为了实现上述目的，本发明提供了一种接触结构，包括：

导电插塞；

钝化保护层，覆盖导电插塞的侧壁。

上述接触结构通过在导电插塞的侧壁形成钝化保护层，防止导电插塞暴露于空气中，避免插塞表面被氧化，在酸洗工艺中钝化保护层可以保护导电插塞不被刻蚀，确保导电插塞形貌完整，保证了器件的导电性能。

在其中一个实施例中，导电插塞包括：第一导电层及第一导电层上表面的第二导电层；其中，第一导电层及第二导电层均掺杂，且第一导电层的掺杂浓度大于第二导电层的掺杂浓度；钝化保护层包括氮化物保护层。

上述接触结构中通过将导电插塞设置为包括第一导电层及第二导电层的结构，先形成第一导电层覆盖接触孔侧壁，在第一导电层上形成第二导电层，接触孔内的第二导电层侧壁有第一导电层，且第二导电层掺杂离子的浓度小于第一导电层掺杂离子的浓度。在刻蚀时由于选择比的原因，第二导电层侧壁的第一导电层被优先刻蚀，第二导电层的侧壁可不被刻蚀，保证了第二导电层侧壁的轮廓。并留下第一导电层的底部，与第二导电层共同组成导电插塞，高浓度掺杂的第一导电层可提高位线的导电速率。

一种接触结构的制备方法，包括以下步骤：

提供衬底；

于衬底上形成导电插塞；

于导电插塞的侧壁形成钝化保护层。

上述接触结构的制备方法通过在导电插塞的侧壁形成钝化保护层，防止导电插塞暴露于空气中，避免插塞表面被氧化，在酸洗工艺中钝化保护层可以保护导电插塞不被刻蚀，确保导电插塞形貌完整，保证了器件的导电性能。

在其中一个实施例中，于衬底形成导电插塞之前还包括如下步骤：于衬底内形成接触孔；导电插塞由第一导电层和第二导电层组成，形成导电插塞包括如下步骤：

于接触孔的侧壁及底部形成第一导电层；

于第一导电层的表面形成第二导电层；第二导电层及第一导电层均掺杂，且第二导电层的掺杂浓度小于第一导电层的掺杂浓度；