[发明专利]一种半导体器件及其制备方法

说明书

本发明提供半导体器件及其制备方法，该方法包括以下步骤：提供衬底，在衬底上形成第一介电层；刻蚀第一介电层，在第一介电层中形成与衬底的表面具有预定夹角的倾斜的沟槽；在第一介电层和沟槽的开口处快速沉积第二介电层以在沟槽的内部形成空气隙。由于在沟槽内形成了空气隙，由此增加了空气介质的占比，即增加了低k介质的占比，由此能够大大降低半导体器件的RC延迟，提高半导体器件的电信号传输速率，由此降低系统的功耗，改善半导体器件的使用环境，提高半导体器件的使用寿命。该空气隙的形成方式比传统工艺步骤简洁有效。

技术领域

本发明涉及集成电路制备技术领域，具体涉及一种半导体器件及其制备方法。

背景技术

随着半导体技术的发展，在半导体器件的制备工艺上不断出现各种类型的问题或挑战。尤其由于半导体器件的尺寸不断减小，出现的最显著的问题之一就是金属导线间的电容、层间电容和金属导线的电阻增大，导致金属布线RC(电阻-电容)延迟增加。尤其对于传感器、功率器件等，RC延迟增加不仅会降低器件的工作效率，还会使系统的功耗增加，系统长期处于高负荷和较高温度的工作环境下，会大大降低器件的使用寿命，甚至造成一定的安全隐患。

目前降低金属布线RC延迟最常用的方法是选用低介电常数k的电介质作为金属互联层的绝缘层。为了得到尽可能低的介电常数k，通常通过提高气孔率的方式来实现，然而这样的方法在理论上仍然无法达到空气的介电常数k＝1.0的水平。在互联层中形成空气隙成为半导体器件例如CMOS器件的理想选择。而现有的形成空气隙的方法大多工艺繁琐、损耗原材料较多，工艺时间较长，生产效率较低。

发明内容

针对现有技术中形成空气隙的方法所存在的上述缺陷及不足，本发明提供一种半导体器件及其制备方法，所述制备方法通过倾斜等离子体流或者倾斜衬底刻蚀第一介电层形成倾斜的沟槽，并且在第一介电层和沟槽的开口处形成第二介电层以形成倾斜的空气隙。该方法工艺简单，原材料损耗较少，生产效率高。

根据本发明的第一方面，本发明提供了一种半导体器件的制备方法，包括以下步骤：

提供衬底，在所述衬底上形成第一介电层；

刻蚀所述第一介电层，在所述第一介电层中形成与所述衬底的表面具有预定夹角的倾斜的沟槽；

在所述第一介电层和所述沟槽的开口处通过快速沉积形成第二介电层以在所述沟槽的内部形成空气隙。

可选地，在所述衬底上形成第一介电层之前还包括在所述衬底上形成刻蚀停止层，刻蚀所述第一介电层时至所述刻蚀停止层停止。

可选地，在刻蚀所述第一介电层之前，还包括在所述第一介电层中形成金属互联层的步骤。

可选地，通过以下方式刻蚀所述第一介电层：

采用倾斜等离子体流刻蚀第一介电层，所述倾斜等离子体流与衬底表面之间具有第二预定夹角；或者

倾斜所述衬底，采用垂直等离子体流刻蚀所述第一介电层，所述衬底与水平面之间具有所述第二预定夹角。

可选地，所述倾斜等离子体流可以通过以下方式得到：

采用倾斜等离子体流发生装置，产生与衬底表面具有所述第二预定夹角的所述倾斜等离子体流；或者

采用垂直等离子体流发生装置，并在等离子发生装置中施加水平方向的外加电场，使得所述等离子发生装置产生的等离子流发生偏转，偏转后的倾斜等离子体流与所述衬底表面具有所述第二预定夹角。

可选地，在所述等离子发生装置中施加的所述外加电场的电压介于0.3V～1000V。

可选地，所述第二预定夹角介于0～90°。

可选地，所述沟槽与所述衬底的水平表面之间的所述预定夹角介于10°～90°。