[发明专利]一种毫米波级联倍频器电路

权利要求书

1.一种毫米波级联倍频器电路，其特征在于：包括倍频器核心电路、输入匹配网络及输出匹配网络；

所述的倍频器核心电路包括伪差分放大器、第三传输线TL₃、第三电容C₃，所述的伪差分放大器为Cascode结构，其由一个或数个第一级BJT管与第二级BJT管纵向串叠组成，所述的第一级BJT管的个数为第二级BJT管个数的n倍，n≥2；

所述的第一级BJT管包括Q₁管和Q₂管，第二级BJT管包括Q₃管和Q₄管；所述的Q₁管和Q₂管的发射极连接GND，Q₁管和Q₂管的集电极分别连接Q₃管和Q₄管的发射极；Q₃管和Q₄管的集电极相连作为倍频器核心电路的输出端out；所述的第三传输线TL₃连接在伪差分放大器输出端与VDD之间；所述的第三电容C₃连接在Q₃管与Q₄管基极和GND之间；

输入匹配网络的输出端的两个接入点：第一接入点v_{in_p}'、第二接入点v_{in_n}'分别接入倍频器核心电路中Q₁管、Q₂管的基极，输出匹配网络的输入端口out'接入倍频器核心电路的输出端out。

2.如权利要求1所述的毫米波级联倍频器电路，其特征在于：还包括第一偏置电路及第二偏置电路，所述的倍频器核心电路还包括第二电阻R₂、第三电阻R₃、第四电阻R₄，

所述的Q₁管和Q₂管的基极分别连接第二电阻R₂、第三电阻R₃的一端，第二电阻R₂另一端和第三电阻R₃的另一端相连作为所述的伪差分放大器的第一级偏置接入点V_bias1'，所述的Q3管和Q4管的基极相连并连接第四电阻R₄的一端，第四电阻R₄的另一端为所述的伪差分放大器的第二级偏置接入点V_bias2'，

第一偏置电路的偏电压提供点V_bias1接入第一级偏置接入点V_bias1'；第二偏置电路的偏电压提供点V_bias2接入第二级偏置接入点V_bias2'。

3.如权利要求1所述的毫米波级联倍频器电路，其特征在于：所述的Q₁管、Q₂管的工作状态为Class_B，Q₃管、Q₄管的工作状态为Class_A或Class_AB。

4.如权利要求1所述的毫米波级联倍频器电路，其特征在于：所述的第三传输线TL₃长度为二倍输入频率2f_o所对应波长λ的四分之一。

5.如权利要求2所述的毫米波级联倍频器电路，其特征在于：所述的第一偏置电路包括Q₀管、第七电阻R₀、第一电阻R₁、第五电容C₀，所述的Q₀管为BJT管，所述的Q₀管的发射极连接GND，所述的Q₀管的基极连接第一电阻R₁的一端，第一电阻R₁的另一端连接Q₀管的集电极，并作为所述的第一偏置电路的偏电压提供点V_bias1；所述的第七电阻R₀连接在Q₀管的集电极和VDD之间；所述的第五电容C₀连接在Q₀管的集电极和VDD之间。