[发明专利]制造半导体器件的方法

说明书

本发明提供一种制造半导体器件的方法，该方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替地堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层，以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。

技术领域

本发明构思涉及制造半导体器件的方法。

背景技术

为了产品的价格竞争力，对提高半导体器件的集成度的需求正在增长。通过在垂直于半导体基板的上表面的方向上堆叠栅极，可以获得更高的半导体器件集成度。随着堆叠的栅极的数量增加，与堆叠的栅极对应的信息存储区域之间的干扰会增加。

发明内容

根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。

根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。形成包括初始第一模层和初始第二模层的堆叠结构，该初始第一模层和初始第二模层在垂直于下部结构的垂直方向上交替且重复地堆叠在下部结构上。形成孔以穿过堆叠结构从而形成第一模层和第二模层。该孔暴露第一模层的侧表面和第二模层的侧表面。通过孔暴露的第一模层被部分地蚀刻以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层。每个层间绝缘层包括在垂直方向上位于相同水平的对应的凹陷的第一模层和对应的第三模层。每个第三模层插设在两个相邻的第二模层之间，并突出超过所述两个相邻的第二模层的侧表面到所述孔中。沿着第三模层的侧表面和第二模层的侧表面在孔中形成第一电介质层。在第一电介质层上形成信息存储图案。信息存储图案与第二模层相对并在垂直方向上彼此间隔开。在孔中形成第二电介质层以覆盖第一电介质层和信息存储图案，使得信息存储图案插设在第一电介质层和第二电介质层之间。在孔中形成沟道半导体层以覆盖第二电介质层。每个信息存储图案具有在垂直方向上与第三模层重叠的部分和在垂直方向上不与第三模层重叠的部分。

根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。通过在基板上交替地堆叠层间绝缘层和模层来形成堆叠结构。具有波纹状内侧表面的孔穿过堆叠结构。每个层间绝缘层具有圆化的拐角作为孔的波纹状内侧表面的部分。在孔的波纹状内侧表面上形成包括信息存储图案的垂直存储结构，使得信息存储图案在垂直于基板的垂直方向上彼此间隔开。每个层间绝缘层包括具有第一密度的内模层和具有比第一密度大的第二密度的外模层。

附图说明

从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解，附图中：

图1是根据示例实施方式的半导体器件的示意性框图；

图2是概念地示出根据示例实施方式的半导体器件的存储阵列的电路图；

图3是根据示例实施方式的半导体器件的平面图；

图4A和图4B是示出根据示例实施方式的半导体器件的剖视图；

图5A和图5B是根据示例实施方式的半导体器件的局部放大剖视图；

图6A至图6C是示出根据示例实施方式的半导体器件的剖视图；以及

图7A至图14B是示出根据示例实施方式的制造半导体器件的方法的平面图和剖视图。