[发明专利]一种半导体结构及其制作方法

说明书

本发明提供一种半导体结构及其制作方法，该方法包括以下步骤：提供一晶圆；按照预设曝光程式在所述晶圆表面多次曝光，形成多个曝光区域，其中，相邻两个曝光区域的曝光图形的方向相差90°。本发明采用棋盘光刻(Checkerboard lithograph)的方法，使得布局和图案密度导致的应力在X和Y方向上更加平衡，从而有利于降低晶圆翘曲度，进而保证加工过程中的翘曲窗口，特别是有利于保证后蚀刻工艺窗口。

技术领域

本发明属于半导体集成电路领域，涉及一种半导体结构及其制作方法。

背景技术

晶圆在X方向和Y方向的翘曲程度通常是不同的，因为在每个晶圆中，X、Y两个方向上的图形布局和图案密度不均衡。由于3D NAND具有更厚的薄膜堆叠和刻蚀，这种不均衡的翘曲很容易在3D NAND中增强。

传统的曝光方法由于曝光图形在X方向和Y方向上的布局差异，通常会引起X方向和Y方向上的应力不平衡，进而导致晶圆在刻蚀后的翘曲程度较高。

因此，如何设计一种新的半导体结构及其制作方法，以改善上述问题，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有的曝光制程容易导致晶圆在X方向及Y方向上应力不平衡，进而导致晶圆在刻蚀后的翘曲变化的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：

提供一晶圆；

按照预设曝光程式在所述晶圆表面多次曝光，形成多个曝光区域，其中，相邻两个曝光区域的曝光图形的方向相差90°。

可选地，所述曝光区域呈矩形，且多个所述曝光区域的尺寸相同。

可选地，一个所述曝光区域中包含至少一个裸片。

可选地，多个所述曝光区域在X方向上排列成多列，在Y方向上排列成多行，所述X方向与所述Y方向在所述晶圆所在平面上相互垂直，其中，至少有两行的曝光区域数量不同，至少有两列的曝光区域数量不同。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在X方向上及Y方向上均间隔排布，所述X方向与所述Y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，所有所述第二曝光区域的曝光图形的方向均相同，所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在X方向上及Y方向上均间隔排布，所述X方向与所述Y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在X方向上及Y方向上均间隔排布，所述X方向与所述Y方向在所述晶圆所在平面上相互垂直，其中，至少有两个所述第一曝光区域的曝光图形的方向不同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域使用同一掩模版，或多个所述曝光区域使用的掩膜版中的图形相同。

可选地，所述半导体结构包括三维存储器件。

本发明还提供一种半导体结构，所述半导体结构包括：

晶圆；