[发明专利]穿隧式场效晶体管

说明书

一种新式垂直穿隧式场效晶体管(TFET)。此TFET包含位于基板之上的源极层。第一通道层形成于源极层之上。漏极层堆叠于第一通道层之上，第一通道层伴随着第二通道层堆叠于其中间。漏极层和第二通道层重叠第一通道层的第一表面部分。栅极结构透过通道层的第二表面部分定位于通道层之上，且接触第二半导体层的侧壁。

技术领域

本揭露实施例是关于半导体结构，特别是关于穿隧式场效晶体管和半导体结构及其形成方法。

背景技术

金属氧化物半导体(MOS)场效晶体管(FET)一直是集成电路的主导技术。MOSFET可在三个区域工作，其取决于栅极电压V_g和源极-漏极电压V_ds、线性、饱和以及次临界区。次临界区是栅极电压V_g小于临界电压V_t的区域。次临界摆幅意味切断晶体管电流的容易度，且次临界摆幅是确定MOS元件的速度和功率的重要因素。次临界摆幅可表示为m*kT/q的函数，其中m是与电容相关的参数。传统MOS元件的次临界摆幅在室温下具有约60mV/decade(kT/q)的限制，这又限制了驱动电压VDD和临界电压Vt的进一步微缩。此限制是基于载子的漂移-扩散传输机制。因此，现有的MOS元件在室温下的切换速度无法超过60mV/decade。0mV/decade次临界摆幅限制亦适用于鳍式场效晶体管(FinFET)或是绝缘层上覆硅(SOI)元件上的超薄体MOSFET。因此，透过在通道上更好的栅极控制，SOI上的超薄体MOSFET或是FinFET可达到接近但不低于60mV/decade的次临界摆幅。受此限制，未来纳米元件难以实现在较低驱动电压的下的快速切换。

穿隧式场效晶体管(TFET)是较新型的晶体管。TFET透过屏障调变量子穿隧来切换。因此，TFET不会受载子的热马克士威-波兹曼尾部所限制，载子的热马克士威-波兹曼尾部限制了MOSFET次临界摆幅在室温下达到约60mV/decade的电流。

发明内容

一种穿隧式场效晶体管，此穿隧式场效晶体管包含一基板、一源极层、一第一通道层、一第二通道层、一第一漏极层以及一第一栅极结构。源极层位于基板之上。第一通道层位于该极层之上。第一通道层包含一第一部分和一第二部分。第二通道层位于第一通道层的第一部分之上。第一漏极层位于第二通道层之上。第一栅极结构位于第一通道层的第二部分之上，且相邻于第二通道层的一第一侧壁。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭露。应强调，根据工业中的标准实务，各特征并非按比例绘制。事实上，为了论述清晰的目的，可任意增加或减小特征的尺寸。应强调，附图仅说明此揭露的典型实施方法，因此不被认为是范围限制，本揭露可能同样适用于其他实施方法。

图1A和图1B分别绘示依据本揭露实施方式的隧道FET实施例的俯视图和剖面示意图；

图1C绘示图1B的隧道FET实施例的替代实施方式的俯视图；

图2A和图2B分别绘示图1B的隧道FET实施例的开启状态穿隧效应和关断状态穿隧效应；

图3至图6绘示依据本揭露实施方式的隧道FET实施例的四个替代实施方式；

图7是为依据本揭露实施方式的制造过程实施例的流程图；

图8A至图8H绘示依据本揭露实施方式的各个制造阶段的晶圆实施例的各种视图；

图9绘示依据本揭露实施方式的隧道FET结构的材料组合的替代实施例。

【符号说明】

100、900A、900B、900C：穿隧式场效晶体管/结构

110、810：基板

120：源极层

130：第二半导体层